RapidIO总线监控方法技术

本发明专利技术提供了一种RapidIO总线监控方法。涉及信号处理领域；解决了缺乏对RapidIO总线进行监控的机制的问题。该方法包括：从待测线路传输的数据流中提取RapidIO协议的有效帧；将提取得到的有效帧上传至主机。本发明专利技术提供的技术方案适用于RapidIO总线协议技术，实现了对RapidIO总线工作情况的监控。

【技术实现步骤摘要】
RapidIO总线监控方法
本专利技术涉及信号处理领域，尤其涉及一种RapidIO总线监控方法。
技术介绍
RapidIO总线协议技术广泛应用于航天、航空、军事等领域。本专利技术可以串接在RapidIO串行总线上，不影响正常通信的情况下，双向采集并解析线路数据，通过PCIE高速接口，上传至控制主机显示，实时监控线路数据，达到监控、调试的目的。现有技术中，缺乏一种对RapidIO总线进行监控的机制，无法了解总线的工作情况，影响了系统的稳定性。
技术实现思路
本专利技术提供了一种RapidIO总线监控方法，解决了缺乏对RapidIO总线进行监控的机制的问题。一种RapidIO总线监控方法，包括：从待测线路传输的数据流中提取RapidIO协议的有效帧；将提取得到的有效帧上传至主机。优选的，所述从待测线路传输的数据流中提取RapidIO协议的有效帧包括：按照RapidIO协议，从所述数据流中检测有效的帧头帧尾；将填充字过滤掉，提取出有效帧。优选的，所述从所述数据流中检测有效的帧头帧尾具体为：从单向数据流中检测有效的帧头帧尾；或，从双向数据流中检测有效的帧头帧尾。优选的，所述有效帧包括数据帧和控制帧，所述将提取得到的有效帧上传至主机具体为：将嵌入在数据帧内部的控制帧提取出至原始数据帧的前方，将嵌入在数据帧原始位置的控制帧数据删除，由后面数据递补；向主机上传控制帧和/或数据帧。优选的，所述从待测线路传输的数据流中提取RapidIO协议的有效帧的步骤之前，还包括：配置抓取数据的方向，具体为配置为抓取单向的数据或配置为抓取双向的数据，所述单向的数据可为两个传输方向中的任一方向。优选的，所述从待测线路传输的数据流中提取RapidIO协议的有效帧的步骤之前，还包括：配置待上传的帧类型，具体为配置只上传控制帧或配置只上传数据帧或配置即上传控制帧也上传数据帧。优选的，所述从待测线路传输的数据流中提取RapidIO协议的有效帧的步骤之前，还包括：配置连续采集的有效帧数目或连续采集的有效帧总字节数。优选的，该方法还包括：当提取的有效帧数量达到预置的连接采集的有效数目或提取的有效帧大小达到预置的连续采集的有效帧总字节数时，停止继续提取有效帧。优选的，所述将提取得到的有效帧上传至主机的步骤之后，还包括：清除缓存的有效帧，重新提取数据流中的有效帧。优选的，所述从待测线路传输的数据流中提取RapidIO协议的有效帧的步骤之前，还包括：配置所述数据流的速度，所述速度具体为1.25G或2.5G或3.125G。本专利技术提供了一种RapidIO总线监控方法，从待测线路传输的数据流中提取RapidIO协议的有效帧，将提取得到的有效帧上传至主机，通过提取有效帧监控总线中的数据传输，实现了对RapidIO总线工作情况的监控，解决了缺乏对RapidIO总线进行监控的机制的问题。附图说明图1是本专利技术的实施例一提供的一种RapidIO协议分析仪的结构示意图；图2是本专利技术的实施例二提供的一种RapidIO协议分析仪的结构示意图；图3是本专利技术的实施例三提供的一种RapidIO总线监控方法的流程图。具体实施方式为了解决缺乏对RapidIO总线进行监控的机制的问题，本专利技术的实施例提供了一种RapidIO总线监控方法。下文中将结合附图对本专利技术的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。首先结合附图，对本专利技术的实施例一进行说明。本专利技术实施例提供了一种RapidIO协议分析仪，其结构如图1所示，包括：RapidIO总线接口模块101、数据采集处理模块102，数据上传模块103。其中，RapidIO总线接口模块101：可利用FPGA实现，通过FPGA的GTX高速接口接收RapidIO数据。其中GTX的参考时钟由FPGA提供3个可选的时钟源，分别对应RapidIO协议规定的1.25G，2.5G，3.125G三种速度。GTX的接收时钟采用线路恢复时钟，确保不会丢失数据。接收到的串行数据会转换为32位的并行数据，降低了后续处理对时钟频率的要求。数据采集处理模块102：按照RapidIO协议的规定，检测有效的帧头帧尾，将数据流划分为有效帧和填充字。填充字会被过滤掉，以降低对上传带宽的需求。对于有效帧，会依据协议分为数据帧和控制帧两大类。解析出来的两类数据会分别上传，便于windows下软件进行过滤处理。选取需要监控的类型。进一步的，RapidIO协议规定控制帧可以嵌入在数据帧中，若直接上传，则需要补充每个字节的控制信息，windows下的上端软件才能正确识别提取出控制帧。对于嵌入在数据帧内部的控制帧，本专利技术处理方法是将其提取出至原始数据帧的前方，嵌入在数据帧原始位置的控制帧数据删除，由后面数据递补。使控制帧完全剥离出来，而剩余的部分为一个完整的纯数据帧，如此处理，使windows下的上端软件不需要额外的信息就可以直接识别控制和数据帧，上传时不再需要上传控制字符标识信息，很大的降低了上传带宽。数据上传模块103：本专利技术实施例所提供的RapidIO协议分析仪采用PCIE接口，向主机上传数据，由于RapidIO最高速度是3.125G，双向2路共6.25G，除去8b/10b占用的带宽，实际数据带宽5G。这里采用PCIEx4每路PCIE可以提供2.5G带宽，4路共10G。完全可以满足需求。接收到的数据帧和/或控制帧会以接收到的顺序，上传主机。下面结合附图，对本专利技术的实施例二进行说明。本专利技术实施例提供了一种RapidIO协议分析仪，该RapidIO协议分析仪的结构如图2所示，包括：处理器201，所述处理器201通过第一接口202和第二接口203嵌入待检测的RapidIO总线，所述RapidIO总线中的正向数据流经过第一接口202进入所述处理器201，再经由所述第二接口203回到所述RapidIO总线中继续传输，所述RapidIO总线中的反向数据流经过第二接口203进入所述处理器201，再经由所述第二接口202回到所述RapidIO总线中继续传输；所述处理器201通过第三接口204与主机进行数据传输。所述处理器201具体为FPGA，所述第一接口202具体为FPGA的PORT0，所述第二接口202具体为FPGA的PORT1。所述第三接口204具体为PCIEX4。下面结合附图，对本专利技术的实施例三进行说明。本专利技术实施例提供了一种RapidIO总线监控方法，结合图2提供的RapidIO协议分析仪，完成对RapidIO总线进行监控的流程如图3所示，包括：步骤301、RapidIO协议分析仪物理环境连接；RapidIO协议分析仪的物理环境连接参见图2。由PORT0接收到的线路数据经过采集后会送入PORT1的发送端，保证线路的正常运行。反之PORT1的接收数据会从PORT0的发送端口发送。将PCIEX4接口连接到控制主机。以便实现采集数据的上行传输。步骤302、配置RapidIO协议分析仪的工作参数；本步骤具体包括：1、配置协议分析仪接口参数：RapidIO故障注入系统支持3种线路速度：1.25G，2.5G，3.125G。故本步骤中，需要配置RapidIO协议分析仪支持的数据流速度，需要按照线路速度配置对应的速度。2、配置采集过滤参数：可以配置选择只抓本文档来自技高网...

【技术保护点】
一种RapidIO总线监控方法，其特征在于，包括：从待测线路传输的数据流中提取RapidIO协议的有效帧；将提取得到的有效帧上传至主机。

【技术特征摘要】
1.一种RapidIO总线监控方法，其特征在于，包括：配置待上传的帧类型，具体为配置只上传控制帧或配置只上传数据帧或配置既上传控制帧也上传数据帧；从待测线路传输的数据流中提取RapidIO协议的有效帧，所述有效帧包括数据帧和控制帧；将提取得到的有效帧上传至主机，具体为：将嵌入在数据帧内部的控制帧提取出至原始数据帧的前方，将嵌入在数据帧原始位置的控制帧数据删除，由后面数据递补；向主机上传控制帧和/或数据帧。2.根据权利要求1所述的RapidIO总线监控方法，其特征在于，所述从待测线路传输的数据流中提取RapidIO协议的有效帧包括：按照RapidIO协议，从所述数据流中检测有效的帧头帧尾；将填充字过滤掉，提取出有效帧。3.根据权利要求2所述的RapidIO总线监控方法，其特征在于，所述从所述数据流中检测有效的帧头帧尾具体为：从单向数据流中检测有效的帧头帧尾；或，从双向数据流中检测有效的帧头帧尾。4.根据权利要求3所述的RapidIO总线监控方法，其特征在于，所述从待测线路传输的数据流中提取RapidIO...

【专利技术属性】
技术研发人员：李超，霍晨生，苗家旺，杨继伟，李世鹏，
申请(专利权)人：北京旋极信息技术股份有限公司，
类型：发明
国别省市：北京;11