SOI基波导耦合器及其制备方法技术

本发明专利技术提供一种SOI基波导耦合器及其制备方法，包括以下步骤：提供一SOI衬底，在所述SOI衬底的顶层硅上形成第一氧化层；在所述第一氧化层上形成第一窗口；自该第一窗口外延生长形成硅岛；在所述硅岛外形成第二氧化层；在所述硅岛上表面的部分第二氧化层上形成第二窗口；湿法腐蚀，在所述第二窗口下的硅岛处形成倾斜角为0.5°-4°的斜面，再去除剩余的第二氧化层；套准光刻后构图，形成垂直和水平方向尺寸分别线性减小的耦合器。本发明专利技术利用硅外延生长、各向异性溶液腐蚀等硅微机械加工工艺在SOI上制作波导耦合器，工艺稳定可靠，提高光纤与硅基波导及各种小尺寸光子学器件之间的耦合效率。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种SOI基波导耦合器及其制备方法，包括以下步骤：提供一SOI衬底，在所述SOI衬底的顶层硅上形成第一氧化层；在所述第一氧化层上形成第一窗口；自该第一窗口外延生长形成硅岛；在所述硅岛外形成第二氧化层；在所述硅岛上表面的部分第二氧化层上形成第二窗口；湿法腐蚀，在所述第二窗口下的硅岛处形成倾斜角为0.5°-4°的斜面，再去除剩余的第二氧化层；套准光刻后构图，形成垂直和水平方向尺寸分别线性减小的耦合器。本专利技术利用硅外延生长、各向异性溶液腐蚀等硅微机械加工工艺在SOI上制作波导耦合器，工艺稳定可靠，提高光纤与硅基波导及各种小尺寸光子学器件之间的耦合效率。【专利说明】SOI基波导耦合器及其制备方法
本专利技术涉及一种SOI基波导耦合器及其制备方法，利用微机械加工技术以及材料的外延生长技术，能够提高光纤与硅基集成光器件的耦合效率，属于光电子
。
技术介绍
长期以来，硅基光波导器件并没有大规模的应用于实际通信系统。一个很重要的原因是由于单模传输波导中的模斑尺寸小于lym，而普通单模光纤中的模斑尺寸为8?10 μ m，由于二者之间模斑尺寸及有效折射率失配，光从光纤进入小尺寸的硅基波导通常会带来很大的损耗。所以在集成光电子学领域，小尺寸光电子器件与光纤之间的耦合问题是一个长期具有挑战性的课题。自20世纪60年代光电子研究开始，基于损耗分析，为了降低光纤和波导以及光纤和光子晶体之间的模式失配和有效折射率失配，国内外研究人员己经提出了许多耦合方法。在集成光路中，通常采用楔形结构的耦合器来跟外界的元件连接。楔形耦合器的功能就是把光纤中的模式转化为波导中的模式。正向楔形结构是最直观的一种结构，与光纤连接的一端扩展为光纤尺寸大小，与小尺寸光电子器件连接的一端拉成楔形，一般包括二维楔形耦合器和三维楔形耦合器两种结构。其中，二维楔形耦合器结构较简单，研究较为成熟，目前己通过对边界曲线形状和耦合长度的控制实现了较高的藕合效率。然而，由于在垂直方向的尺寸限制，其模场分布一般为扁平的椭圆形，与通用光纤的圆形高斯模场分布严重失配，大大降低了光纤与耦合器入射波导的耦合效率，在实际应用上具有很大的局限性。目前三维楔形耦合器的研究主要集中在理论分析和模拟上，水平方向和垂直方向灵活的尺寸变化使其有效提高了与光纤模场的匹配，具有更高的实用价值。由于三维耦合器输出波导与输入波导的厚度差，目前所应用的制备方法中，输出波导及三维耦合器区域均采用干法刻蚀工艺实现，其表面质量较差，由于表而粗糙所引起的散射损耗不容忽视，严重影响了耦合器件的耦合效率。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种SOI基波导耦合器及其制备方法，用于解决现有技术中光纤与波导耦合器之间模场失配非常大，从而影响耦合器耦合效率的问题。为实现上述目的及其他相关目的，本专利技术提供一种SOI基波导耦合器制备方法，该方法至少包括以下步骤:I)提供一 SOI衬底，所述SOI衬底包括支撑衬底、位于该支撑衬底上的埋氧层以及位于该埋氧层上、晶面为(111)面的顶层硅；2)在所述SOI衬底的顶层硅上形成第一氧化层；3)在所述第一氧化层上形成第一窗口 ；4)自该第一窗口外延生长形成硅岛；5)在所述硅岛外形成第二氧化层；6)在所述硅岛上表面的部分第二氧化层上形成第二窗口 ；7)将步骤6)之后获得的结构放入各向异性腐蚀溶液中腐蚀在所述第二窗口下的硅岛处形成倾斜角为0.5° -4°的斜面，再去除剩余的第二氧化层；8)套准光刻后进行干法刻蚀，形成水平方向的楔形，最终获得水平和垂直方向尺寸分别线性减小的耦合器。优选地，所述各向异性腐蚀溶液为KOH或TMAH溶液。优选地，所述步骤7)中剩余的第二氧化层通过BOE或HF湿法腐蚀去除。 优选地，在步骤8)之后还包括去胶以及清洗的步骤。优选地，所述步骤4)中形成的硅岛为长方体。本专利技术还提供一种SOI基波导耦合器，该耦合器包括SOI衬底以及位于所述顶层硅上的三维耦合器结构；所述SOI衬底包括支撑衬底、位于该支撑衬底上的埋氧层以及位于该埋氧层上、晶面为(111)面的顶层硅；所述三维耦合器结构包括大尺寸输入波导结构、小尺寸输出波导结构以及对应连接所述大尺寸输入波导结构和小尺寸输出波导结构的垂直和水平方向尺寸分别线性减小的结构。优选地，所述顶层硅的厚度范围为0.2 μ m~I μ m。优选地，所述埋氧层的厚度范围为0.2μπι~3μπι。优选地，所述支撑衬底为硅衬底，其晶向为〈111〉或〈100〉或〈110〉。本专利技术具有可控性强，与CMOS工艺兼容的特点，所制作的波导耦合器在垂直方向和水平方向上的尺寸变化和耦合长度均可根据不同器件的需求而灵活变化，并且有效的提高了光纤与小尺寸光器件的耦合效率，具有很强的应用价值。【专利附图】【附图说明】图1显示为本专利技术的SOI基波导耦合器的部分工艺流程示意图；图2-9显示为图1所述的制备的具体过程，其中:图2显示为所提供的SOI圆片的截面图；图3显示为SOI表面氧化后的截面图；图4显示为外延生长窗口的截面图；图5显示为生长的长方形硅岛的示意图；图6显示为高温氧化后形成各向异性腐蚀窗口的截面图；图7显示为各向异性腐蚀并去除氧化层之后所得的垂直方向尺寸线性变化的斜面结构剖面图；图8显示为本专利技术SOI基波导耦合器的结构俯视图。图9显示为本专利技术SOI基波导耦合器的结构图。元件标号说明底层硅I埋氧层2顶层硅3第一氧化层4第一窗口5硅岛6小尺寸输出波导结构61垂直和水平方向尺寸分别62线性减小的三维楔形耦合器结构大尺寸输入波导结构63第二氧化层7第二窗口8【具体实施方式】以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的【具体实施方式】加以实施或 应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1至图9所示。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本专利技术要解决的技术问题是提供一种基于硅微机械加工技术和材料外延生长技术实现的波导耦合器及其制备方法。工艺步骤大致为:对初始的SOI圆片进行选择外延工艺，外延生长出一个硅岛，再利用单晶硅不同晶面的选择性腐蚀特性，采用各向异性腐蚀、光刻、干法刻蚀等微电子相关工艺得到水平和垂直方向分别做线性变化的三维楔形波导耦合器的结构。为解决上述技术问题，本专利技术提供的制备方法包括下列步骤:(I)根据需求确定选用的SOI圆片参数，包括顶层硅厚度和埋氧层厚度；(2)氧化，在SOI表面形成氧化层，光刻，腐蚀，在氧化层表面形成用于外延的腐蚀窗口 ；(3)进行硅的外延生长，形成长方体硅岛；(4)氧化，在硅岛表面形成另一氧化层，光刻，腐蚀，在氧化层表面形成各向异性腐蚀窗口 ；(5)将样品置于各向异性腐蚀溶液中腐蚀并去除氧化层，获得与SOI表面倾斜角为0.5° -4°的斜面，其纵向尺寸呈线性变化；(6)套准光刻，干法刻蚀，形成在垂直和水平方向尺本文档来自技高网...

【技术保护点】
一种SOI基波导耦合器制备方法，其特征在于，该方法至少包括以下步骤：1）提供一SOI衬底，所述SOI衬底包括支撑衬底、位于该支撑衬底上的埋氧层以及位于该埋氧层上、晶面为（111）面的顶层硅；2）在所述SOI衬底的顶层硅上形成第一氧化层；3）在所述第一氧化层上形成第一窗口；4）自该第一窗口外延生长形成硅岛；5）在所述硅岛外形成第二氧化层；6）在所述硅岛上表面的部分第二氧化层上形成第二窗口；7）将步骤6）之后获得的结构放入各向异性腐蚀溶液中腐蚀在所述第二窗口下的硅岛处形成倾斜角为0.5°‑4°的斜面，再去除剩余的第二氧化层；8）套准光刻后进行干法刻蚀，形成水平方向的楔形，最终获得水平和垂直方向尺寸分别线性减小的耦合器。

【技术特征摘要】

【专利技术属性】
技术研发人员：武爱民，甘甫烷，李浩，盛振，王曦，
申请(专利权)人：江苏尚飞光电科技有限公司，中科院南通光电工程中心，中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：江苏;32