用于粗粒度动态可重构阵列的多模式数据传输互连器制造技术

本发明专利技术公开了一种用于粗粒度动态可重构阵列的多模式数据传输互连器，所述互连器包括多模式互连控制器以及多模式互连结构模块；所述多模式互连控制器用于存储不同的互连结构选择信息，并且将互连结构选择信息发送至多模式互连结构模块；所述多模式互连结构模块用于根据多模式互连控制器的互连结构选择信息在阵列上选择一种或者多种互连结构，从而实现可重构阵列中计算单元互连。所述互连器在可重构阵列上实现满足多种计算需求且计算性能良好的互连结构，此外互连结构还具有易于扩展、功耗低、面积小的优点。

【技术实现步骤摘要】
用于粗粒度动态可重构阵列的多模式数据传输互连器
本专利技术涉及集成电路领域，尤其涉及一种用于粗粒度动态可重构阵列的多模式数据传输互连器。
技术介绍
目前，可重构结构起源于FPGA（现场可编程门阵列，Field－ProgrammableGateArray），作为新兴的硬件处理器结构，其兼具通用处理器软件执行的灵活性与专用集成电路的高效性。已经广泛地应用于通信领域、媒体应用、密码等领域，其研发周期短，功耗低，目前已被越来越多的领域所接受，具有广阔的发展空间。由于在FPGA中，互连资源占用将近70%的芯片面积，互连延迟占用在50%-60%。粗粒度可重构结构，作为可重构结构中的一类，由于计算粒度大，需要重新配置的信息少，重构时间短很好的解决了FPGA中的互连问题。粗粒度可重构结构不仅可以改变控制流，还可以快速改变数据通路，满足阵列快速实现多种算法的需求。要使阵列能够快速实现多种算法的计算，那么深入研究互连结构设计是设计过程中必不可少的内容。路由结构对可重构计算阵列的数据流水效率至关重要，且路由结构的互联开销对可重构计算阵列资源开销影响巨大。传统的可重构计算阵列路由结构包括如下三种基本形式：全局共享式路由结构、局部共享式路由结构以及全互联路由结构。在全局共享式路由结构中，可重构计算阵列中所有的计算单元通过唯一访问接口共享数据寄存器文件，数据寄存器文件可以被任意计算单元访问。这种路由结构能提供足够高的灵活度，并且互连的硬件开销也很低，但是不能够很好地支持上述针对阵列流水性能的优化方法。因为当多个计算单元需要缓存多个数据时，这些计算单元对数据寄存器文件的读取操作会产生访问冲突，产生两类问题。首先，无法保证数据读取时间，可能在预期时间无法取得所需数据，导致运算出错；其次，为了处理访问冲突会带来额外的等待延迟，必须在流水线中引入额外的数据访问等待节拍，使得原有的流水性能恶化。在局部共享式路由结构中，计算阵列中的某几个计算单元共享一个（或几个）数据寄存器，每个数据寄存器可以被周围的几个计算单元访问，其互连开销要远小于全互联的路由结构，硬件开销与具体的互连规模有关；全互联结构实际上是局部共享式结构的一个极端情况，即任意数据寄存器都可以被阵列中所有的计算单元共享，但是互连硬件开销极大。本专利技术在全局共享式路由结构的基础上，提出了一种用于粗粒度动态可重构阵列的多模式数据传输互连器，解决了满足多种计算需求且计算性能恶化的问题。
技术实现思路
本专利技术的目的是针对现有技术的一种或多种不足而提供一种用于粗粒度动态可重构阵列的多模式数据传输互连器，所述互连器在可重构阵列上实现满足多种计算需求且计算性能良好的互连结构。为了实现专利技术目的，本专利技术公开了一种用于粗粒度动态可重构阵列的多模式数据传输互连器，所述互连器包括多模式互连控制器以及多模式互连结构模块；所述多模式互连控制器用于存储不同的互连结构选择信息，并且将互连结构选择信息发送至多模式互连结构模块；所述多模式互连结构模块用于根据多模式互连控制器的互连结构选择信息在阵列上选择一种或者多种互连结构，从而实现可重构阵列中计算单元互连。作为优选，为了增强针对多任务中数据路由的并行管理能力，所述多模式互连控制器包括广播式互连寄存器，多组织网络互连寄存器，计算单元自反馈互连寄存器以及累加式互连寄存器；所述广播式互连寄存器用于存储多模式互连控制器接收到的广播式互连结构选择信息，并且当多模式互连控制器接收到广播式互连指令时将广播式互连结构选择信息发送至可重构阵列；所述多组织网络互连寄存器用于存储多模式互连控制器接收到的多组织网络互连结构选择信息，并且当多模式互连控制器接收到多组织网络互连指令时将多组织网络互连结构选择信息发送至可重构阵列；所述计算单元自反馈互连寄存器用于存储多模式互连控制器接收到的计算单元自反馈互连结构选择信息，并且当多模式互连控制器接收到计算单元自反馈互连指令时将计算单元自反馈互连结构选择信息发送至可重构阵列；所述累加式互连寄存器用于存储多模式互连控制器接收到的累加式互连结构选择信息，并且当多模式互连控制器接收到累加式互连指令时将累加式互连结构选择信息发送至可重构阵列。作为优选，为了增强针对异构运算高效的任务流水线互连结构，所述多模式互连结构模块包括广播式互连模块，计算单元自反馈互连模块，多组织网络互连模块，累加式互连模块；所述广播式互连模块用于将除法阵列计算单元的计算结果广播至基本计算阵列的计算单元中，以及将基本计算阵列中预定计算单元的计算结果反馈给除法阵列计算单元；所述计算单元自反馈互连模块用于将计算单元的输出端与自身的输入端相连，将输出数据作为输入数据重新操作；所述多组织网络互连模块用于相邻层间计算单元的数据传输，相邻列间计算单元的数据交互；所述累加式互连用于在FIR等运算中涉及的逐次累加计算，通过倒三角阵列形式，将数据逐层相加，最终计算得数据累加结果。作为优选，为了增强不同计算单元阵列互连过程中数据一到多分发的效率，所述广播式互连模块包括层间路由盒、列寄存器以及全局互连线；所述层间路由盒用于将除法阵列计算单元的运算结果输出到路由盒，通过路由盒分散至各个列寄存器，实现多数据输入和多数据输出；所述全局互连线用于将计算单元与层间路由盒、层间路由盒与寄存器、寄存器与计算单元连接起来形成流水线；所述列寄存器通过全局互连线输入输出端口分别与路由盒及目的列的计算单元相连。作为优选，为了在控制互联硬件开销和互联线传输延迟的同时，实现同构计算单元阵列间高效、可扩展的数据传输，所述多组织网络互连模块包括邻层计算单元互连模块，邻列计算单元互连模块，边界列计算单元互连模块；所述邻层计算单元互连模块用于相邻上下两层计算单元间数据的传输，互连组成包括层间互连盒和垂直、左下、右下三个方向连线；所述邻列计算单元互连模块用于将每层最右侧层间互连盒与最下层左侧计算单元连接起来以及将最左侧层间互连盒与最下层右侧计算单元连接；所述邻边界列计算单元互连模块互连用于相邻左右两列计算单元间数据的传输，从最左侧列开始，将最底层计算单元与其相邻右侧顶层的计算单元相连，依次将左侧列最底层计算单元与其相邻右侧顶层计算单元相连；其中，所述层间互连盒用于选择将上层计算单元的输出数据传输到下层同列或者左右两侧计算单元中；右下连线，行循环连线；所述左下连线用于连接层间互连盒与其同列下层左侧计算单元；所述垂直连线用于连接层间互连与其同列上下两个计算单元；所述右下连线用于连接层间互连与其同列下层右侧计算单元。本专利技术与现有技术相比，所述互连器在可重构阵列上实现满足多种计算需求且计算性能良好的互连结构，此外互连结构还具有易于扩展、功耗低、面积小的优点。附图说明图1为本专利技术的多模式数据传输互连器结构示意图；图2为本专利技术实施例广播式互连结构示意图；图3为本专利技术实施例多组织网络互连结构示意图；图4为本专利技术实施例累加式互连结构示意图；图5为本专利技术实施例计算单元自反馈互连结构示意图；图6为本专利技术图1所示互联器的互连结构示意图。具体实施方式下面结合附图对本专利技术作更进一步的说明。图1为本专利技术的多模式数据传输互连器结构示意图。如图1所示，提供一种用于粗粒度动态可重构阵列的多模式数据传输互连器，其包括多模式互连控制器由广播式互连寄存器、多组织网本文档来自技高网...

【技术保护点】
一种用于粗粒度动态可重构阵列的多模式数据传输互连器，其包括：多模式互连控制器，用于存储不同的互连结构选择信息；多模式互连结构模块，用于根据多模式互连控制器的互连结构选择信息在阵列上选择一种或多种互连结构模块，所述多模式互连控制器将所述互连结构选择信息发送至多模式互连结构模块，从而实现可重构阵列中计算单元互连。

【技术特征摘要】
1.一种用于粗粒度动态可重构阵列的多模式数据传输互连器，其包括：多模式互连控制器，用于存储不同的互连结构选择信息；多模式互连结构模块，用于根据多模式互连控制器的互连结构选择信息在阵列上选择一种或多种互连结构模块，所述多模式互连控制器将所述互连结构选择信息发送至多模式互连结构模块，从而实现可重构阵列中计算单元互连；其中，所述多模式互连控制器还包括：广播式互连寄存器，用于存储所述多模式互连控制器接收到的广播式互连结构选择信息，且当所述多模式互连控制器接收到广播式互连指令时，将所述广播式互连结构选择信息发送至所述可重构阵列；多组织网络互连寄存器，用于存储所述多模式互连控制器接收到的多组织网络互连结构选择信息，并且当所述多模式互连控制器接收到多组织网络互连指令时，将所述多组织网络互连结构选择信息发送至所述可重构阵列；计算单元互连寄存器，用于存储所述多模式互连控制器接收到的自反馈计算单元自反馈互连结构选择信息，并且当所述多模式互连控制器接收到自反馈计算单元自反馈互连指令时，将自反馈计算单元自反馈互连结构选择信息发送至可重构阵列；累加式互连寄存器，用于存储所述多模式互连控制器接收到的累加式互连结构选择信息，并且当所述多模式互连控制器接收到累加式互连指令时，将累加式互连结构选择信息发送至可重构阵列。2.如权利要求1所述的用于粗粒度动态可重构阵列的多模式数据传输互连器，其中，所述多模式互连结构模块包括：广播式互连模块，用于将除法阵列计算单元的计算结果发送至基本计算阵列的计算单元中，以及将所述基本计算阵列中预定计算单元的计算结果反馈给所述除法阵列计算单元；计算单元自反馈互连模块，用于将计算单元的输出端与所述计算单元的输入端相连，将输出数据作为输入数据重新操作的自运算；多组织网络互连模块，用于相邻层间计算单...

【专利技术属性】
技术研发人员：刘波，曹鹏，刘炎，朱婉瑜，杜月，张亚，杨锦江，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏;32