时钟数据恢复电路制造技术

本实用新型专利技术涉及一种时钟数据恢复电路。该时钟数据恢复电路包括：采样模块和时钟恢复模块；所述采样模块包括：采样控制单元和多个采样单元；所述多个采样单元用于对串行数据进行采样，得到采样数据；所述采样控制单元用于控制所述多个采样单元依次对串行数据进行采样，当所述多个采样单元都对串行数据进行采样后，控制所述多个采样单元同时将所述采样数据发送至所述时钟恢复模块；所述时钟恢复模块用于根据接收到的所述采样数据恢复时钟。

【技术实现步骤摘要】
时钟数据恢复电路
本技术涉及一种时钟数据恢复电路。
技术介绍
目前，在串行通信系统中，时钟数据恢复电路(CDR)在接收器中起着关键的作用。时钟数据恢复电路中的时钟恢复模块往往工作在极高的速率下。实现中，为使时钟数据恢复电路实现高传输速率，通常是将时钟数据恢复模块放在串并转换的转换模块之后。如图1所示，其为现有技术中可实现高传输速率的时钟数据恢复电路的结构示意图。采样模块110将采样的串行数据发送至转换模块130，经过转换模块130将高传输速率的串行数据进行串转并之后，数据的传输速率会随之降低，那么对转换后的并行数据进行时钟恢复的时钟恢复模块120的工作速率也相应降低，从而避免时钟恢复模块高工作速率的实现困难。但是，由于时钟恢复模块是实现在转换模块之后，因此整个时钟数据恢复电路的系统延迟较大，对发送端的固有噪声、数据中的抖动和噪声、传输通路的非理想因素、发送端和接收端的频率差异等众多不利因素的容忍程度比较低。
技术实现思路
本技术的目的是在使时钟数据恢复电路可实现高传输速率的同时，降低上述时钟数据恢复电路的系统延迟，提高对发送端的固有噪声、数据中的抖动和噪声、传输通路的非理想因素、发送端和接收端的频率差异等不利因素的容忍程度。本技术实施例提供一种时钟数据恢复电路，所述时钟数据恢复电路包括:采样模块和时钟恢复模块；所述采样模块包括:采样控制单元和多个采样单元；所述多个采样单元用于对串行数据进行采样，得到采样数据；所述采样控制单元用于控制所述多个采样单元依次对串行数据进行采样，当所述多个采样单元都对串行数据进行采样后，控制所述多个采样单元同时将所述采样数据发送至所述时钟恢复模块；所述时钟恢复模块用于根据接收到的所述采样数据恢复时钟。进一步地，所述时钟数据恢复电路还包括:转换模块；所述采样控制单元还用于当所述多个采样单元采样都对串行数据进行采样后，控制所述多个采样单元同时将所述采样数据发送至所述转换模块；所述转换模块用于将接收到的所述采样数据转换为并行数据。进一步地，所述多个采样单元的数量小于所述转换模块的串并转换倍数。进一步地，所述时钟数据恢复电路还包括:预处理模块；所述预处理模块包括:差分输入耦合电路和传输线路均衡单元；所述预处理模块用于接收外部发送设备发送的串行数据，由所述差分输入耦合电路和传输线路均衡单元对接收到的串行数据进行预处理，向所述采样模块输出经过预处理后的串行数据，以使所述多个采样单元对所述预处理模块输出的串行数据进行采样。通过利用本技术提供的时钟数据恢复电路，多个采样单元依次对串行数据进行采样，当该多个采样单元都对串行数据进行采样后，同时将采样数据发送至时钟恢复模块，以避免时钟恢复模块工作在高速率下。由于时钟恢复模块在串并转换电路之前，因此该时钟数据恢复电路在实现高传输速率的同时，可有效降低时钟数据恢复电路的系统延迟，提高对发送端的固有噪声、数据的抖动和噪声、传输通路的非理想因素、发送端和接收端的频率差异等不利因素的容忍程度。【附图说明】图1为现有技术中的一种时钟数据恢复电路的结构示意图；图2为本技术实施例提供的一种时钟数据恢复电路的结构示意图；图3为本技术实施例提供的另一种时钟数据恢复电路的结构示意图；图4为本技术实施例提供的又一种时钟数据恢复电路的结构示意图。【具体实施方式】为了使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术作进一步地详细描述，显然，所描述的实施例仅仅是本技术一部份实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。下面以图2为例详细说明本技术实施例提供的时钟数据恢复电路。如图2所示，其为本技术实施例提供的一种时钟数据恢复电路的结构示意图。该时钟数据恢复电路包括:采样模块210，时钟恢复模块220和转换模块230。采样模块210包括:采样控制单元211和多个采样单元212。采样控制单元211的输入端与时钟恢复模块220输出端相连，采样控制单元211的输出端分别与多个采样单元212的第一输入端相连。多个采样单元212的输出端分别与时钟恢复模块220和转换模块230相连。其中，多个采样单元212中的每一个采样单元212都是相同的。每一个采样单元212都用于对串行数据进行采样，得到采样数据。采样控制单元211用于控制多个采样单元212依次对串行数据进行采样，当多个采样单元212都对串行数据进行采样后，控制多个采样单元212同时将采样数据发送至时钟恢复模块220和转换模块230。时钟恢复模块220用于根据接收到的采样数据恢复时钟。转换模块230用于将接收到的采样数据转换为并行数据。优选地，多个采样单元212的数量小于转换模块230的串并转换倍数，以保证图2所示的时钟数据恢复电路中的时钟恢复模块220的工作速率大于图1所示的时钟数据恢复电路中的时钟恢复模块的工作速率。在一个具体的例子中，采样数据的传输速率为1.5GHz，如果采用图1所示的时钟数据恢复电路且该时钟数据恢复电路中的转换模块的串并转换倍数为10，那么时钟恢复模块将工作在150MHz。如果采用图2所示的时钟数据恢复电路且假设采样单元212的个数为3个，转换模块230的串并转换倍数为10，那么时钟恢复模块将工作在500MHz。由此可以看出，在采用相同串并转换倍数的转换模块时，本技术实施例提供的时钟数据恢复电路不仅可以避免时钟恢复模块工作在采样数据的传输速率上，并且相较于图1所示的时钟数据恢复电路中的时钟恢复模块，其工作速率也有所提高。另外，如图3所示，本技术实施例提供的时钟数据恢复电路还可以包括:预处理模块240。预处理模块240的输出端分别与多个采样单元212的第二输入端相连。该预处理模块240用于接收外部设备发送的串行数据，对接收到的串行数据进行预处理，向采样模块210输出经过预处理后的串行数据，以使多个采样单元212对预处理模块输出的串行数据进行采样。其中，如图4所示，预处理模块240包括:差分输入耦合电路241和传输线缆均衡单元242。通过差分输入耦合电路241和传输线缆均衡单元242对串行数据进行预处理，以增强串行数据经过物理通道传输后的物理特性一致性，利于随后处理。通过利用本技术提供的时钟数据恢复电路，多个采样单元依次对串行数据进行采样，当该多个采样单元都对串行数据进行采样后，同时将采样数据发送至时钟恢复模块，以避免时钟恢复模块工作在采样数据的传输速率下。由于时钟恢复模块在串并转换电路之前，因此该时钟数据恢复电路在实现高传输速率的同时，可有效降低时钟数据恢复电路的系统延迟，提高对发送端的固有噪声、数据的抖动和噪声、传输通路的非理想因素、发送端和接收端的频率差异等不利因素的容忍程度。以上所述的【具体实施方式】，对本技术的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本技术的【具体实施方式】而已，并不用于限定本技术的保护范围，凡在本技术的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种时钟数据恢复电路，其特征在于，所述时钟数据恢复电路包括：采样模块和时钟恢复模块；所述采样模块包括：采样控制单元和多个采样单元；所述多个采样单元用于对串行数据进行采样，得到采样数据；所述采样控制单元用于控制所述多个采样单元依次对串行数据进行采样，当所述多个采样单元都对串行数据进行采样后，控制所述多个采样单元同时将所述采样数据发送至所述时钟恢复模块；所述时钟恢复模块用于根据接收到的所述采样数据恢复时钟。

【技术特征摘要】
1.一种时钟数据恢复电路，其特征在于，所述时钟数据恢复电路包括:采样模块和时钟恢复模块； 所述采样模块包括:采样控制单元和多个采样单元； 所述多个采样单元用于对串行数据进行采样，得到采样数据； 所述采样控制单元用于控制所述多个采样单元依次对串行数据进行采样，当所述多个采样单元都对串行数据进行采样后，控制所述多个采样单元同时将所述采样数据发送至所述时钟恢复模块； 所述时钟恢复模块用于根据接收到的所述采样数据恢复时钟。2.根据权利要求1所述的时钟数据恢复电路，其特征在于，所述时钟数据恢复电路还包括:转换模块； 所述采样控制单元还用于当所述多个采样单元采样都对串行数据进行采样后，控制所述多...

【专利技术属性】
技术研发人员：王军宁，
申请(专利权)人：英特格灵芯片天津有限公司，
类型：新型
国别省市：天津;12