卷积交织/解交织的实现方法及装置制造方法及图纸

本发明专利技术提出了一种提高总线效率和降低DDR带宽的卷积交织/解交织实现方法和装置，其至少包括：根据发送/接收系统交织传输速率计算出DDR最小占用带宽；根据卷积交织参数计算出最小占用带宽时所需DDR存储空间；根据DDR参数、AXI总线参数、交织参数计算出数据整形存储器参数以及产生Local地址、AXI总线连读或连写长度范围；根据产生的数据整形存储器参数,local地址规则，转换到AXI总线地址，完成和DDR的数据交互；该方法以降低DDR带宽和提高总线效率为优先考量，对存储规则和读写地址进行特殊设计，使得将交织对DDR带宽的占用最小化，同时大幅提高总线的读写效率。

【技术实现步骤摘要】
卷积交织/解交织的实现方法及装置
本专利技术涉及一种提高总线效率和降低DDR带宽的卷积交织/解交织的实现方法及装置。
技术介绍
卷积交织具有打散突发错误的功能，被广泛地应用在通信系统中，可以提高整个系统的性能，降低译码门限。但是，在传统的用SRAM或SDRSDRAM资源实现卷积交织功能时，文中将用SDRAM来描述SDRSDRAM，往往重点考虑其存储空间大小。而当卷积交织功能在SOC系统中实现时，其存储载体为DDR1/2/3，且通过AXI总线与其交互，此时，存储空间的大小并不重要，而占用的带宽和总线效率显得尤为重要。卷积交织/解交织图案如图3所示，交织/解交织对的总时延为符号。用SRAM或SDRAM资源实现卷积交织功能，通常以存储空间最小化为M×(B-1)×B目标，完成解交织功能，所需存储空间大小为比特，且片内无须增加额外的存储资源。当卷积交织/解交织功能在SOC系统中实现时，其存储载体为DDR1/2/3，且通过AXI总线与其交互，此时，存储空间的大小并不重要，而占用的带宽和总线效率显得尤为重要，这时，如果仍采用现有技术的读写地址和存放方式，每次操作只有W个比特有效，大大浪费了DDR带宽；且操作地址不连续，不能进行较长Burst的连读连写，总线效率很低。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种提高总线效率和降低DDR带宽的卷积交织/解交织实现方法。为实现上述目的及其他相关目的，本专利技术提供一种卷积交织/解交织的实现方法，其至少包括：1)根据发送/接收系统交织传输速率计算出DDR最小占用带宽；2）根据卷积交织参数及DDR参数计算出提高总线效率时所需占用DDR存储空间；3）根据卷积交织参数及DDR参数计算产生Local地址；4）根据卷积交织参数、DDR参数及总线参数计算产生AXI总线连读或连写长度范围；5）根据卷积交织参数、DDR参数及AXI总线连读/连写操作参数计算出最小占用带宽时及满足总线连读、连写时所需数据整形存储器参数；6）根据产生的数据整形存储器参数,Local地址，以及选取连读或连写长度，将Local地址转换到AXI总线地址，完成和DDR的数据交互，实现交织功能。所述计算产生Local地址中的单位地址对应位宽为mu的数据，k为大于等于1的整数，地址深度为：其中N取满足条件的任意整数值；在实际系统中M>N，为了便于实现，取N=M，地址深度取所述计算产生Local地址是根据DDR参数以及交织参数按等差数列的规则产生。所述计算产生Local地址在实现AXI总线长连读方式下按照如下等差数列的规则产生，下一个写地址为上一个写地址加上一个固定增量并进行模depth计算求得，其中固定增量为而下一个读地址为上一个读地址加1并进行模depth计算求得，因此实现长连读功能，初始读地址与初始写地址间隔为所述计算产生Local地址在实现AXI总线长连写方式下按照如下等差数列的规则产生，下一个读地址为上一个读地址加上一个固定增量并进行模depth计算求得，其中固定增量为而下一个写地址为上一个写地址加1并进行模depth计算求得，因此实现长连写功能，读地址与初始写地址间隔为所述计算产生Local地址可实施计数并根据DDR参数以及交织参数进行加减法、乘除法、向下取整数、取模运算求得。所述计算产生Local地址在实现AXI总线长连读方式下可以按照如下公式进行计算：k为大于1的整数count(n)=count(n-1)+1;count(n)=count(n)%depth;%表示取模表示向下取整，所述计算产生Local地址在实现AXI总线长连写方式下可以按照如下公式进行计算：k为大于1的整数count(n)=count(n-1)+1;count(n)=count(n)%depth;%表示取模wraddr(n)=count(n)所述在实现AXI总线长连读方式下，AXI总线连写长度为固定值其中而连读长度范围包括：所述的卷积交织/解交织的实现方法，其在实现AXI总线长连写方式下，AXI总线连读长度为固定值，其中而连写长度范围包括：最小占用带宽时所需数据整形存储器参数在长连读方式下由如下方式产生，写通道乒乓buffer的单个位宽为mu×W即k×WDDR×BLDDR，而深度为交织宽度B；读通道乒乓buffer的单个位宽为k×WDDR×BLDDR，而深度取交织宽度B和中的较大值。最小占用带宽时所需数据整形存储器参数在长连写方式下由如下方式产生，读通道乒乓buffer的单个位宽为k×WDDR×BLDDR，而深度为交织宽度B；写通道乒乓buffer的单个位宽为k×WDDR×BLDDR，而深度取交织宽度B和中的较大值。所述数据整形存储器实现了DDR占用带宽最小化,Local地址规则和数据整形存储器共同实现了AXI总线读写效率的提升。所述所需DDR存储空间的确定为一种存储空间扩展方法，其将卷积交织存储空间进行扩展，以实现长连读或长连写的条件以提高AXI总线效率。将所需DDR存储空间大小由比特扩展为(M×(B-1)+N)×B×W比特，N取满足条件的任意整数值；在实际系统中通常M>N，为了便于实现，取N=M，存储空间可扩展为(M×B)×B×W比特。该方法略去步骤2和步骤3，则实现DDR/SDRAM最小占用带宽和DDR系统总线效率的提升，其总线效率提升量由中的参数k决定，所需/SDRAM存储空间大小为比特。该方法略去步骤2和步骤3，则实现DDR/SDRAM最小占用带宽和DDR系统总线效率的提升，此时所需数据整形存储器参数中读写通道乒乓buffer的单个位宽为k×WDDR×BLDDR，而深度均为交织宽度B。该方法略去步骤2和步骤3，则实现DDR/SDRAM最小占用带宽和DDR系统总线效率的提升，此时AXI总线连写长度为固定值AXI总线连读长度为固定值一种卷积交织/解交织的实现装置，该装置包括：特定设计的Local地址产生单元，其产生给AXIMaster的Local读写控制及读写地址；数据整形单元，其包括读写2个通道的乒乓buffer,地址产生单元，控制单元，对写通道和读通道数据进行存储，调整数据顺序，串转并或并转串；以及，AXIMaster，将特定设计的Local控制/地址产生单元产生的Local命令和地址翻译成AXI总线命令/地址后传递给DDRcontroller，并实现AXI总线的连读和/或连写功能、DDRcontroller及DDR，其完成交织/解交织数据的存储。所述的卷积交织/解交织的实现装置，其所述特定设计的Local地址产生单元产生将对DDR进行访问读写的Local命令和地址，由AXImaster翻译成总线命令/地址后传递给DDRcontroller后访问DDR存储空间，实现交织功能。所述的卷积交织/解交织的实现装置，其所述特定设计的Local地址产生单元其单位地址对应位宽为mu的数据地址深度为其中，N取满足条件的任意整数值；在实际系统中M>N，为了便于实现，取N=M，地址深度可取所述的卷积交织/解交织的实现装置，其所述特定设计的Local地址产生单元所产生的Local地址是根据DDR参数以及交织参数按等差数列的规则产生。所述的卷积交织/解交织的实现装置，其所述特定设计的Local地址产生单元所产本文档来自技高网...

【技术保护点】
一种卷积交织/解交织的实现方法，其特征在于，至少包括：1）根据发送/接收系统交织传输速率计算出DDR最小占用带宽；2）根据卷积交织参数及DDR参数计算出提高总线效率时所需占用DDR存储空间；3）根据卷积交织参数及DDR参数计算产生Local地址；4）根据卷积交织参数、DDR参数及总线参数计算产生AXI总线连读或连写长度范围；5）根据卷积交织参数、DDR参数及AXI总线连读/连写操作参数计算出最小占用带宽时及满足总线连读、连写时所需数据整形存储器参数；6）根据产生的数据整形存储器参数,Local地址，以及选取连读或连写长度，将Local地址转换到AXI总线地址，完成和DDR的数据交互，实现交织功能。

【技术特征摘要】
1.一种卷积交织/解交织的实现方法，其特征在于，至少包括：步骤1)根据发送/接收系统交织传输速率计算出DDR最小占用带宽；步骤2)根据卷积交织参数及DDR参数计算出提高总线效率时所需占用DDR存储空间；步骤3)根据卷积交织参数及DDR参数计算产生Local地址；步骤4)根据卷积交织参数、DDR参数及总线参数计算产生AXI总线连读或连写长度范围；步骤5)根据卷积交织参数、DDR参数及AXI总线连读/连写操作参数计算出最小占用带宽时及满足总线连读、连写时所需数据整形存储器参数；步骤6)根据产生的数据整形存储器参数、Local地址、以及选取连读或连写长度，将Local地址转换到AXI总线地址，完成和DDR的数据交互，实现交织功能。2.如权利要求1所述的卷积交织/解交织的实现方法，其特征在于：所述计算产生Local地址中的单位地址对应位宽为mu的数据，，k为大于等于1的整数，地址深度为：，其中，，N取满足条件的任意整数值；在实际系统中M＞N，可取其中，WDDR为DDR颗粒的宽度；BLDDR为脉冲长度；W为一个待交织和解交织符号的位宽；M为交织深度；B为交织宽度。3.如权利要求1所述的卷积交织/解交织的实现方法，其特征在于：所述计算产生Local地址是根据DDR参数以及交织参数按等差数列的规则产生。4.如权利要求2所述的卷积交织/解交织的实现方法，其特征在于：所述计算产生Local地址在实现AXI总线长连读方式下按照如下等差数列的规则产生，下一个写地址为上一个写地址加上一个固定增量并进行模depth计算求得，其中固定增量为而下一个读地址为上一个读地址加1并进行模depth计算求得，因此实现长连读功能，初始读地址与初始写地址间隔为5.如权利要求2所述的卷积交织/解交织的实现方法，其特征在于：所述计算产生Local地址在实现AXI总线长连写方式下按照如下等差数列的规则产生，下一个读地址为上一个读地址加上一个固定增量并进行模depth计算求得，其中固定增量为而下一个写地址为上一个写地址加1并进行模depth计算求得，因此实现长连写功能，初始读地址与初始写地址间隔为6.如权利要求1所述的卷积交织/解交织的实现方法，其特征在于：所述计算产生Local地址可实施计数并根据DDR参数以及交织参数进行加减法、乘除法、向下取整数、取模运算求得。7.如权利要求1所述的卷积交织/解交织的实现方法，其特征在于：所述计算产生Local地址在实现AXI总线长连读方式下可以按照如下公式进行计算：k为大于1的整数，count(n)＝[count(n-1)+1]％depth；％表示取模，，表示向下取整，rdaddr(n)＝(count(n)+B)％depth，其中，WDDR为DDR颗粒的宽度；BLDDR为脉冲长度；W为一个待交织和解交织符号的位宽；M为交织深度；B为交织宽，wraddr(n)表示写地址公式；rdaddr(n)表示读地址公式；count(n)表示运算器公式。8.如权利要求2所述的卷积交织/解交织的实现方法，其特征在于：所述计算产生Local地址在实现AXI总线长连写方式下可以按照如下公式进行计算：k为大于1的整数，count(n)＝[count(n-1)+1]％depth；％表示取模，wraddr(n)＝count(n)，，其中，WDDR为DDR颗粒的宽度；BLDDR为脉冲长度；W为一个待交织和解交织符号的位宽；M为交织深度；B为交织宽，wraddr(n)表示写地址公式；rdaddr(n)表示读地址公式；count(n)表示运算器公式。9.如权利要求1所述的卷积交织/解交织的实现方法，其特征在于，在实现AXI总线长连读方式下，AXI总线连写长度为固定值，，其中，而连读长度范围包括：其中，WDDR为DDR颗粒的宽度；BLDDR为脉冲长度；W为一个待交织和解交织符号的位宽；k为大于1的整数，WAXI为AXI总线位宽；M为交织深度；B为交织宽；BurstAXI_rd为AXI总线一次连续读出长度；BurstAXI_wr为AXI总线一次连续写入长度。10.如权利要求1所述的卷积交织/解交织的实现方法，其特征在于，在实现AXI总线长连写方式下，AXI总线连读长度为固定值，，其中，而连写长度范围包括：其中，WDDR为DDR颗粒的宽度；BLDDR为脉冲长度；W为一个待交织和解交织符号的位宽；k为大于1的整数，WAXI为AXI总线位宽；M为交织深度；B为交织宽；BurstAXI_rd为AXI总线一次连续读出长度；BurstAXI_wr为AXI总线一次连续写入长度。11.如权利要求1所述的卷积交织/解交织的实现方法，其特征在于，最小占用带宽时所需数据整形存储器参数在长连读方式下由如下方式产生，写通道乒乓buffer的单个位宽为mu×W即k×WDDR×BLDDR，而深度为交织宽度B；读通道乒乓buffer的单个位宽为k×WDDR×BLDDR，而深度取交织宽度B和中的较大值，其中，WDDR为DDR颗粒的宽度；BLDDR为脉冲长度；W为一个待交织和解交织符号的位宽；WAXI为AXI总线位宽；BurstAXI_rd为AXI总线一次连续读出长度，k为大于1的整数。12.如权利要求1所述的卷积交织/解交织的实现方法，其特征在于最小占用带宽时所需数据整形存储器参数在长连写方式下由如下方式产生，读通道乒乓buffer的单个位宽为k×WDDR×BLDDR，而深度为交织宽度B；写通道乒乓buffer的单个位宽为k×WDDR×BLDDR，而深度取交织宽度B和中的较大值，其中，WDDR为DDR颗粒的宽度；BLDDR为脉冲长度；WAXI为AXI总线位宽；M为交织深度；BurstAXI_wr为AXI总线一次连续写入长度，k为大于1的整数。13.如权利要求1所述的卷积交织/解交织的实现方法，其特征在于，所述数据整形存储器实现了DDR占用带宽最小化,Local地址规则和数据整形存储器共同实现了AXI总线读写效率的提升。14.如权利要求1所述的卷积交织/解交织的实现方法，其特征在于，所述所需DDR存储空间的确定为一种存储空间扩展方法，其将卷积交织存储空间进行扩展，以实现长连读或长连写的条件以提高AXI总线效率。15.如权利要求14所述的卷积交织/解交织的实现方法，其特征在于，将所需DDR存储空间大小由比特扩展为(M×B)×B×W比特，其中，W为一个待交织和解交织符号的位宽；M为交织深度；B为交织宽。16.如权利要求1所述的卷积交织/解交织的实现方法，其特征在于：该方法略去步骤2)和步骤3)，则实现DDR/SDRAM最小占用带宽和DDR系统总线效率的提升，其总线效率提升量由中的参数k决定，所需DDR/SDRAM存储空间大小为比特,其中，WDDR为DDR颗粒的宽度；BLDDR为脉冲长度；W为一个待交织和解交织符号的位宽；M为交织深度；B为交织宽，k为大于1的整数。17.如权利要求1所述的卷积交织/解交织的实现方法，其特征在于：该方法略去步骤2)和步骤3)，则实现DDR/SDRAM最小占用带宽和DDR系统总线效率的提升，此时所需数据整形存储器参数中读写通道乒乓buffer的单个位宽为k×...

【专利技术属性】
技术研发人员：黄戈，梁伟强，王白羽，钱宏达，李瑞，郑成根，江陶，柯仙胜，薛亚萍，
申请(专利权)人：上海高清数字科技产业有限公司，
类型：发明
国别省市：上海;31