使用LED寄生电容放电的LED显示电路制造技术

本发明专利技术公开了一种LED寄生电容放电的LED显示电路，主要解决现有LED显示电路行切换时发光二极管LED出现残影的问题。该LED显示系统包括：切换逻辑单元(1)，LED驱动电路(2)，多个寄生电容放电电路(3)，放电逻辑单元(4)；控制逻辑(2)输出行控制信号COM_control至LED驱动电路(2)，LED驱动电路(2)在行控制信号的控制下，逐行扫描N个LED行，在每两个LED行扫描之间，放电逻辑单元(4)输出放电控制信号DCT至每个寄生电容放电电路对LED寄生电容放电。本发明专利技术消除了LED显示电路行切换时LED出现残影的问题，提高了视觉效果，可用于制作大规模集成电路。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种LED寄生电容放电的LED显示电路，主要解决现有LED显示电路行切换时发光二极管LED出现残影的问题。该LED显示系统包括：切换逻辑单元(1)，LED驱动电路(2)，多个寄生电容放电电路(3)，放电逻辑单元(4)；控制逻辑(2)输出行控制信号COM_control至LED驱动电路(2)，LED驱动电路(2)在行控制信号的控制下，逐行扫描N个LED行，在每两个LED行扫描之间，放电逻辑单元(4)输出放电控制信号DCT至每个寄生电容放电电路对LED寄生电容放电。本专利技术消除了LED显示电路行切换时LED出现残影的问题，提高了视觉效果，可用于制作大规模集成电路。【专利说明】使用LED寄生电容放电的LED显示电路
本专利技术属于电子电路
，特别涉及一种LED显示电路，可用于制作大规模集成电路。
技术介绍
随着LED显示的发展和广泛应用，人们对显示效果的要求越来越高，高的刷新率LED显示屏越来越普遍，并且因为LED显示屏一般采取逐行扫描的扫描方式，在换行时由于LED寄生电容的寄生电荷放电流经LED，使得被关闭的LED留有残影，影响LED的显示效果，尤其在刷新率提高时这种影响会更加明显。图1显示了传统LED显示电路结构，它是通过切换逻辑输出行控制信号C0M_control至LED驱动模块，LED驱动模块在行控制信号C0M_Control的控制下驱动当前所选LED行。这种传统LED显示电路由于不存在LED寄生电容放电电路，在行切换时，由于被关闭的LED寄生电容上存在寄生电荷流过LED，使得LED出现残影，影响了 LED的显示效果。
技术实现思路
本专利技术的目的在于针对上述现有技术的不足，提出一种使用LED寄生电容放电的LED显示电路，以有效减少残影，提高显示效果。为实现上述目的，本专利技术包括:切换逻辑单元1，LED驱动电路2 ;该切换逻辑单元I受时钟信号CLK控制，其输出行控制信号C0M_control至LED驱动电路2，LED驱动电路2输出η个行信号，每个行信号连接到一个NMOS管的栅极，每个NMOS管的源极并列连接一个发光二极管LED阳极和一个LED寄生电容一端，发光二极管LED的阴极和LED寄生电容另一端并列连接到LED驱动电路2的驱动端，该驱动端为发光二极管LED提供驱动电流，其特征在于:还包括多个寄生电容放电电路3，放电逻辑单元4 ；所述多个LED寄生电容放电电路3，其每个LED寄生电容放电电路与LED寄生电容并连连接，构成放电回路，用于对LED寄生电容的残留电荷进行放电；所述放电逻辑单元4，受时钟信号CLK控制，其输入端与切换逻辑单元I连接，其输出端与每个寄生电容放电电路的输入控制端连接，用于产生放电控制信号DCT。作为优选，上述切换逻辑单元1，包括一个切换逻辑计数器11和行控制计数器12 ；所述切换逻辑计数器11，其受时钟信号CLK控制，当计数至1024个时钟时完成当前行的LED扫描周期，当计数至1024+16个时钟时，输出一个LED行切换信号，完成一次行切换周期，同时使行控制计数器12加1，即输出行控制信号C0M_control加1，当计数至1024+32个时钟时，触发切换逻辑计数器11重新计数，其中行切换的前后16个时钟用于行扫描与行切换之间的缓冲作用。作为优选，上述放电逻辑单元4，包括放电逻辑计数器41和放电周期计数器42 ；所述放电逻辑计数器41，其受时钟信号CLK控制，与切换逻辑计数器11同时计数，计数至1024+12个时钟时，放电信号DCT产生一个上升沿，此时放电周期计数器42开始计数，待放电周期计数器42计数至8个时钟时，放电信号DCT恢复低电平，完成当前行的LED寄生电容放电。作为优选，上述多个LED寄生电容放电电路3中的每个放电电路，包括两个PMOS管M1、M2，一个NPN管Q1，一个二极管D1，一个反相器Al，两个分压电阻R7、R8，两个限流电阻 Rl，R3，R5，一个电容 Cl ；所述反相器Al，其输入端与放电逻辑单元4输出的放电控制信号DCT连接，输出端接PMOS管MO的栅极；所述第一 PMOS管Ml，其源极接电源电压VDD，其漏极通过第三限流电阻R5连接到发光二极管LED的阴极，用于拉高发光二极管LED阴极电压至电源电压VDD ；所述NPN管Ql，其基极并列连接第一分压电阻R7的一端和第二分压电阻R8的一端，其集电极连接到二极管Dl的阴极，其射极接地；第一分压电阻R7的另一端连接LED驱动电路2输出的行信号，第二分压电阻R8另一端接地，用于提供NPN管Ql的基极电压；二极管Dl的阳极并列连接到第一限流电阻Rl的一端和电容Cl的一端，第一限流电阻Rl的另一端连接发光二极管LED阳极，电容Cl的另一端连接到地，用于限制放电电流；所述第二 PMOS管M2，其栅极连接二极管Dl的阴极；其源极连接到电源电压VDD ；其栅源两端跨接第二限流电阻R3，用于防止因放电电流过大带来电源噪声；其漏极连接到发光二极管LED阳极，用于拉高发光二极管LED阳极电压至电源电压VDD。本专利技术与现有技术相比具有以下优点:1.本专利技术由于添加了放电逻辑单元，能有效而及时控制LED寄生电容放电。2.本专利技术由于添加了 LED寄生电容放电电路，有效地解决了 LED显示电路在行扫描切换时的LED残影问题，有效提高了视觉效果。【专利附图】【附图说明】图1是传统LED显示电路的结构框图；图2是本专利技术的LED显示电路的结构框图；图3是本专利技术的LED寄生电容放电电路图；图4是本专利技术切换逻辑单元与放电逻辑单元结构框图；图5是本专利技术行切换与放电控制信号DCT的时序图。【具体实施方式】以下结合附图及其实施例对本专利技术作进一步描述。参照图2，本专利技术的LED显示电路包括:切换逻辑单元1，LED驱动电路2，多个寄生电容放电电路3，放电逻辑单元4，其中:切换逻辑单元I受时钟信号CLK控制，其输出行控制信号C0M_control至LED驱动电路2，LED驱动电路2输出η个行信号，每个行信号连接到一个NMOS管的栅极，每个NMOS管的源极并列连接一个发光二极管LED阳极和一个LED寄生电容一端，发光二极管LED的阴极和LED寄生电容另一端并列连接到LED驱动电路2的驱动端，该驱动端为发光二极管LED提供驱动电流；当行控制信号C0M_control = η时，LED驱动电路2输出的N个行信号中COMn为高电平，其余行信号为低电平，此时NMOS管Mn导通，驱动发光二极管LEDn发光，即第η行LED被选中扫描，I≤η≤N。所述多个LED寄生电容放电电路3，其每个LED寄生电容放电电路与LED寄生电容并连连接，构成放电回路，用于对LED寄生电容的残留电荷进行放电；所述放电逻辑单元4，受时钟信号CLK控制，其输出放电控制信号DCT，该信号输入到每个寄生电容放电电路，放电控制信号DCT在行切换前后的8个时钟内为高电平VDD，LED寄生电容放电电路在DCT高电平的控制下为LED寄生电容提供放电通路。针对图2所示原理框图，以下结合附图及其实施例对本专利技术作进一步描述:参照图3，本专利技术的LED寄生电容放电电路3，包括两个PMOS管Ml、M2，一个NPN管Q1，一个二极管D1，一个反相器Al，两个分压电阻R7、R8，三本文档来自技高网...

【技术保护点】
一种LED显示电路，包括：切换逻辑单元(1)，LED驱动电路(2)；该切换逻辑单元(1)受时钟信号CLK控制，其输出行控制信号COM_control至LED驱动电路(2)，LED驱动电路(2)输出n个行信号，每个行信号连接到一个NMOS管的栅极，每个NMOS管的源极并列连接一个发光二极管LED阳极和一个LED寄生电容一端，发光二极管LED的阴极和LED寄生电容另一端并列连接到LED驱动电路(2)驱动端，该驱动端为发光二极管LED提供驱动电流，其特征在于：还包括多个寄生电容放电电路(3)，放电逻辑单元(4)；所述多个LED寄生电容放电电路(3)，其每个LED寄生电容放电电路与LED寄生电容并连连接，构成放电回路，用于对LED寄生电容的残留电荷进行放电；所述放电逻辑单元(4)，受时钟信号CLK控制，其输入端与切换逻辑单元(1)连接，其输出端与每个寄生电容放电电路的输入控制端连接，用于产生放电控制信号DCT。

【技术特征摘要】

【专利技术属性】
技术研发人员：来新泉，董羡，李佳佳，邵丽丽，张艳倪，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61