中继电路和方法、控制器局域网以及CT设备技术

本发明专利技术提供了一种用于控制器局域网的中继电路和方法、控制器局域网以及CT设备。根据本发明专利技术的中继电路，当一侧接收端首先接收到显性电平时，锁定另一侧接收端向本侧发送端的转发，并且将显性电平转发至另一侧的发送端，此后，当本侧接收端从显性电平变为隐性电平时，延迟预定时段后启动另一接收端向本侧发送端的转发；并且，当两侧接收端同时接收到显性电平时，分别锁定对方侧接收端向本侧发送端的转发，此后，当一侧或两侧接收端从显性电平变为隐性电平时，分别启动对方侧接收端向本侧发送端的转发。本发明专利技术的中继电路优选通过可编程逻辑芯片实现，并且优选用于CT设备领域。

【技术实现步骤摘要】

本专利技术涉及控制局域网
，尤其涉及一种用于控制器局域网（CAN）的中继电路和方法、一种使用该中继电路的控制器局域网、以及一种使用该控制器局域网的计算机X射线断层扫描（CT）设备。
技术介绍
在计算机X射线断层扫描（CT）设备中，CAN总线用来实现各部件间的可靠通信。由于医疗设备对电气安全性的要求，在CAN总线网络中，一些CAN节点需要与其他CAN节点进行电气隔离。目前，在CT设备中，为了实现不同CAN节点间的电气隔离，一般需要构建两个CAN网络，两个CAN网络之间通过光耦实现电气隔离，如图1所示。图1示出了现有技术中通过光耦器件14进行隔离的CAN网络11和12。在这种设计中，微控制单元（MCU）13需要两个CAN控制节点，分别连接两个CAN网络11和12的CAN收发器111和121，其中一个CAN网络12通过光耦器件14与MCU 13进行连接。然而，这样两个隔离的CAN网络的节点之间无法实现直接的链路通讯，需要MCU进行处理分发。
技术实现思路
有鉴于此，本专利技术的一个目的在于提供一种能够对隔离的CAN网络进行数据中继的中继电路以及方法，从而实现被隔离的CAN网络部分之间的直接链路通讯。本专利技术的另一目的在于提供一种既能够实现电气隔离又能够在隔离的各部分之间进行直接链路通讯的CAN网络。本专利技术的再一目的在于提供一种高可靠性和高安全性的CT设备。根据本专利技术的第一方面，提供了一种用于控制器局域网（CAN网络）的中继电路，包括：第一接收端，用于从第一控制器局域网部分接收信号；第二接收端，用于从第二控制器局域网部分接收信号；第一发送端，用于向所述第一控制器局域网部分发送信号；第二发送端，用于向所述第二控制器局域网部分发送信号；第一转发逻辑门单元，连接于所述第一接收端与所述第二发送端之间；第二转发逻辑门单元，连接于所述第二接收端与所述第一发送端之间；以及一个锁定单元，用于控制对所述第一转发逻辑门单元和所述第二转发逻辑门单元的锁定，其中，当在所述第一接收端、所述第二接收端、所述第一发送端和所述第二发送端都处于隐性电平的情况下所述第一接收端首先接收到显性电平时，所述锁定单元锁住所述第二转发逻辑门单元，以阻止所述第二接收端向所述第一发送端的转发，并且所述第一转发逻辑门单元将显性电平转发至所述第二发送端，此后，当所述第一接收端从显性电平变为隐性电平时，所述锁定单元在延迟第一预定时段后释放对所述第二转发逻辑门单元的锁定；当在所述第一接收端、所述第二接收端、所述第一发送端和所述第二发送端都处于隐性电平的情况下所述第二接收端首先接收到显性电平时，所述锁定单元锁住所述第一转发逻辑门单元，以阻止所述第一接收端向所述第二发送端的转发，并且所述第二转发逻辑门单元将显性电平转发至所述第一发送端，此后，当所述第二接收端从显性电平变为隐性电平时，所述锁定单元在延迟第二预定时段后释放对所述第一转发逻辑门单元的锁定；以及当在所述第一接收端、所述第二接收端、所述第一发送端和所述第二发送端都处于隐性电平的情况下所述第一接收端和所述第二接收端同时接收到显性电平时，所述锁定单元锁住所述第一转发逻辑门单元以及所述第二转发逻辑门单元，以分别阻止所述第一接收端向所述第二发送端的转发以及所述第二接收端向所述第一发送端的转发，此后，当所述第一接收端和/或所述第二接收端从显性电平变为隐性电平时，所述锁定单元相应地释放对所述第二转发逻辑门和/或所述第一转发逻辑门单元的锁定。通过上述用于CAN网络的中继电路（下文也称为CAN中继电路），实现了对不同CAN网络部分的转发互锁以及延时保护，从而实现了被隔离的CAN网络部分之间的直接链路通讯。在本专利技术的上述第一方面中，优选的，所述锁定单元包括第一转发锁定单元，连接于所述第一接收端与所述第二转发逻辑门单元之间；第二转发锁定单元，连接于所述第二接收端与所述第一转发逻辑门单元之间；第一延迟锁定单元，连接于所述第一发送端与所述第一转发逻辑门单元之间；以及第二延迟锁定单元，连接于所述第二发送端与所述第二转发逻辑门单元之间，并且其中，当在所述第一接收端、所述第二接收端、所述第一发送端和所述第二发送端都处于隐性电平的情况下所述第一接收端首先接收到显性电平时，所述第一转发锁定单元锁住所述第二转发逻辑门单元，以阻止所述第二接收端向所述第一发送端的转发，并且所述第一转发逻辑门单元将显性电平转发至所述第二发送端，此后，当所述第一接收端从显性电平变为隐性电平时，所述第一转发锁定单元释放对所述第二转发逻辑门单元的锁定，并且所述第二延迟锁定单元将所述第二转发逻辑门锁住所述第一预定时段后释放；当在所述第一接收端、所述第二接收端、所述第一发送端和所述第二发送端都处于隐性电平的情况下所述第二接收端首先接收到显性电平时，所述第二转发锁定单元锁住所述第一转发逻辑门单元，以阻止所述第一接收端向所述第二发送端的转发，并且所述第二转发逻辑门单元将显性电平转发至所述第一发送端，此后，当所述第二接收端从显性电平变为隐性电平时，所述第二转发锁定单元释放对所述第一转发逻辑门单元的锁定，并且所述第一延迟锁定单元将所述第一转发逻辑门锁定所述第二预定时段后释放；以及当在所述第一接收端、所述第二接收端、所述第一发送端和所述第二发送端都处于隐性电平的情况下所述第一接收端和所述第二接收端同时接收到显性电平时，所述第一转发锁定单元锁住所述第二转发逻辑门单元，以阻止所述第二接收端向所述第一发送端的转发，并且所述第二转发锁定单元锁住所述第一转发逻辑门单元，以阻止所述第一接收端向所述第二发送端的转发，此后，当所述第一接收端和/或所述第二接收端从显性电平变为隐性电平时，所述第一转发锁定单元和/或所述第二转发锁定单元相应地释放对所述第二转发逻辑门和/或所述第一转发逻辑门单元的锁定。上述优选实施方式通过简单的电路模块结构实现了本专利技术的CAN中继电路，使得电路设计简单。在上述电路模块中，优选地，所述第一延迟锁定单元包括由第一非门和第一延迟器构成的第一串联电路，所述第一串联电路的输入端连接至所述第一发送端；所述第二延迟锁定单元包括由第二非门和第二延迟器构成的第二串联电路，所述第二串联电路的输入端连接至所述第二发送端；所述第一转发锁定单元包括第三非门，所述第三非门的输入端连接至所述第一接收端；所述第二转发锁定单元包括第四非门，所述第四非门的输入端连接至所述第二接收端；所述第一逻辑门单元包括第一与门、第一或门和第二或门，所述第一与门的第一输入端连接至所述第四非门的输出端，本文档来自技高网...

【技术保护点】
一种用于控制器局域网的中继电路（22），包括：第一接收端（RX_A），用于从第一控制器局域网部分（21A）接收信号；第二接收端（RX_B），用于从第二控制器局域网部分（21B）接收信号；第一发送端（TX_A），用于向所述第一控制器局域网部分（21A）发送信号；第二发送端（TX_B），用于向所述第二控制器局域网部分（21B）发送信号；第一转发逻辑门单元（32A、52A、72A），连接于所述第一接收端（RX_A）与所述第二发送端（TX_B）之间；第二转发逻辑门单元（32B、52B、72B），连接于所述第二接收端（RX_B）与所述第一发送端（TX_A）之间；以及一个锁定单元（31），用于控制对所述第一转发逻辑门单元（32A、52A、72A）和所述第二转发逻辑门单元（32A、52A、72A）的锁定，其中，当在所述第一接收端（RX_A）、所述第二接收端（RX_B）、所述第一发送端（TX_A）和所述第二发送端（TX_B）都处于隐性电平的情况下所述第一接收端（RX_A）首先接收到显性电平时，所述锁定单元（31）锁住所述第二转发逻辑门单元（32B、52B、72B），以阻止所述第二接收端（RX_B）向所述第一发送端（TX_A）的转发，并且所述第一转发逻辑门单元（32A、52A、72A）将显性电平转发至所述第二发送端（TX_B），此后，当所述第一接收端（TX_A）从显性电平变为隐性电平时，所述锁定单元（31）在延迟第一预定时段（tp1）后释放对所述第二转发逻辑门单元（32B、52B、72B）的锁定；当在所述第一接收端（RX_A）、所述第二接收端（RX_B）、所述第一发送端（TX_A）和所述第二发送端（TX_B）都处于隐性电平的情况下所述第二接收端（RX_B）首先接收到显性电平时，所述锁定单元（31）锁住所述第一转发逻辑门单元（32A、52A、72A），以阻止所述第一接收端（RX_A）向所述第二发送端（TX_B）的转发，并且所述第二转发逻辑门单元（32B、52B、72B）将显性电平转发至所述第一发送端（TX_A），此后，当所述第二接收端（RX_B）从显性电平变为隐性电平时，所述锁定单元（31）在延迟第二预定时段（tp2）后释放对所述第一转发逻辑门单元（32A、52A、72A）的锁定；以及当在所述第一接收端（RX_A）、所述第二接收端（RX_B）、所述第一发送端（TX_A）和所述第二发送端（TX_B）都处于隐性电平的情况下所述第一接收端（RX_A）和所述第二接收端（RX_A）同时接收到显性电平时，所述锁定单元（31）锁住所述第一转发逻辑门单元（32A、52A、72A）以及所述第二转发逻辑门单元（32B、52B、72B），以分别阻止所述第一接收端（RX_A）向所述第二发送端（TX_B）的转发以及所述第二接收端（RX_B）向所述第一发送端（TX_B）的转发，此后，当所述第一接收端（RX_A）和/或所述第二接收端（RX_B）从显性电平变为隐性电平时，所述锁定单元（31）相应地释放对所述第二转发逻辑门（32B、52B、72B）和/或所述第一转发逻辑门单元（32A、52A、72A）的锁定。...

【技术特征摘要】
1.一种用于控制器局域网的中继电路（22），包括：
第一接收端（RX_A），用于从第一控制器局域网部分（21A）接收信号；
第二接收端（RX_B），用于从第二控制器局域网部分（21B）接收信号；
第一发送端（TX_A），用于向所述第一控制器局域网部分（21A）发送信号；
第二发送端（TX_B），用于向所述第二控制器局域网部分（21B）发送信号；
第一转发逻辑门单元（32A、52A、72A），连接于所述第一接收端（RX_A）与所述
第二发送端（TX_B）之间；
第二转发逻辑门单元（32B、52B、72B），连接于所述第二接收端（RX_B）与所述
第一发送端（TX_A）之间；以及
一个锁定单元（31），用于控制对所述第一转发逻辑门单元（32A、52A、72A）和
所述第二转发逻辑门单元（32A、52A、72A）的锁定，
其中，当在所述第一接收端（RX_A）、所述第二接收端（RX_B）、所述第一发送
端（TX_A）和所述第二发送端（TX_B）都处于隐性电平的情况下所述第一接收端（RX_A）
首先接收到显性电平时，所述锁定单元（31）锁住所述第二转发逻辑门单元（32B、52B、
72B），以阻止所述第二接收端（RX_B）向所述第一发送端（TX_A）的转发，并且所述
第一转发逻辑门单元（32A、52A、72A）将显性电平转发至所述第二发送端（TX_B），
此后，当所述第一接收端（TX_A）从显性电平变为隐性电平时，所述锁定单元（31）在
延迟第一预定时段（tp1）后释放对所述第二转发逻辑门单元（32B、52B、72B）的锁定；
当在所述第一接收端（RX_A）、所述第二接收端（RX_B）、所述第一发送端（TX_A）
和所述第二发送端（TX_B）都处于隐性电平的情况下所述第二接收端（RX_B）首先接
收到显性电平时，所述锁定单元（31）锁住所述第一转发逻辑门单元（32A、52A、72A），
以阻止所述第一接收端（RX_A）向所述第二发送端（TX_B）的转发，并且所述第二转
发逻辑门单元（32B、52B、72B）将显性电平转发至所述第一发送端（TX_A），此后，
当所述第二接收端（RX_B）从显性电平变为隐性电平时，所述锁定单元（31）在延迟第
二预定时段（tp2）后释放对所述第一转发逻辑门单元（32A、52A、72A）的锁定；以及
当在所述第一接收端（RX_A）、所述第二接收端（RX_B）、所述第一发送端（TX_A）
和所述第二发送端（TX_B）都处于隐性电平的情况下所述第一接收端（RX_A）和所述
第二接收端（RX_A）同时接收到显性电平时，所述锁定单元（31）锁住所述第一转发逻

\t辑门单元（32A、52A、72A）以及所述第二转发逻辑门单元（32B、52B、72B），以分
别阻止所述第一接收端（RX_A）向所述第二发送端（TX_B）的转发以及所述第二接收
端（RX_B）向所述第一发送端（TX_B）的转发，此后，当所述第一接收端（RX_A）和
/或所述第二接收端（RX_B）从显性电平变为隐性电平时，所述锁定单元（31）相应地
释放对所述第二转发逻辑门（32B、52B、72B）和/或所述第一转发逻辑门单元（32A、
52A、72A）的锁定。
2.如权利要求1所述的中继电路（22），其中
所述锁定单元（31）包括：
第一转发锁定单元（511A），连接于所述第一接收端（RX_A）与所述第二转发逻
辑门单元（52B）之间；
第二转发锁定单元（511B），连接于所述第二接收端（RX_B）与所述第一转发逻辑
门单元（52A）之间；
第一延迟锁定单元（512A），连接于所述第一发送端（TX_A）与所述第一转发逻辑
门单元（52A）之间；以及
第二延迟锁定单元（512B），连接于所述第二发送端（TX_B）与所述第二转发逻辑
门单元（52B）之间，
其中，当在所述第一接收端（RX_A）、所述第二接收端（RX_B）、所述第一发送
端（TX_A）和所述第二发送端（TX_B）都处于隐性电平的情况下所述第一接收端（RX_A）
首先接收到显性电平时，所述第一转发锁定单元（511A）锁住所述第二转发逻辑门单元
（52B），以阻止所述第二接收端（RX_B）向所述第一发送端（TX_A）的转发，并且所
述第一转发逻辑门单元（52A）将显性电平转发至所述第二发送端（TX_B），此后，当
所述第一接收端（RX_A）从显性电平变为隐性电平时，所述第一转发锁定单元（511A）
释放对所述第二转发逻辑门单元（52B）的锁定，并且所述第二延迟锁定单元（512B）
将所述第二转发逻辑门（52B）锁住所述第一预定时段（tp1）后释放；
当在所述第一接收端（RX_A）、所述第二接收端（RX_B）、所述第一发送端（TX_A）
和所述第二发送端（TX_B）都处于隐性电平的情况下所述第二接收端（RX_B）首先接
收到显性电平时，所述第二转发锁定单元（511B）锁住所述第一转发逻辑门单元（52A），
以阻止所述第一接收端（RX_A）向所述第二发送端（TX_B）的转发，并且所述第二转
发逻辑门单元（52B）将显性电平转发至所述第一发送端（TX_A），此后，当所述第二
接收端（RX_B）从显性电平变为隐性电平时，所述第二转发锁定单元（511B）释放对所

\t述第一转发逻辑门单元（52A）的锁定，并且所述第一延迟锁定单元（512A）将所述第
一转发逻辑门（52A）锁定所述第二预定时段（tp2）后释放；以及
当在所述第一接收端（RX_A）、所述第二接收端（RX_B）、所述第一发送端（TX_A）
和所述第二发送端（TX_B）都处于隐性电平的情况下所述第一接收端（RX_A）和所述
第二接收端（TX_B）同时接收到显性电平时，所述第一转发锁定单元（511A）锁住所述
第二转发逻辑门单元（52B），以阻止所述第二接收端（RX_B）向所述第一发送端（TX_A）
的转发，并且所述第二转发锁定单元（511B）锁住所述第一转发逻辑门单元（52A），
以阻止所述第一接收端（RX_A）向所述第二发送端（TX_B）的转发，此后，当所述第
一接收端（RX_A）和/或所述第二接收端（RX_B）从显性电平变为隐性电平时，所述第
一转发锁定单元（511A）和/或所述第二转发锁定单元（511B）相应地释放对所述第二转
发逻辑门（52B）和/或所述第一转发逻辑门单元（52A）的锁定。
3.如权利要求2所述的中继电路（22），其中
所述第一延迟锁定单元（512A）包括由第一非门（611）和第一延迟器（621）构成
的第一串联电路，所述第一串联电路的输入端连接至所述第一发送端（TX_A）；
所述第二延迟锁定单元（512B）包括由第二非门（612）和第二延迟器（622）构成
的第二串联电路，所述第二串联电路的输入端连接至所述第二发送端（TX_B）；
所述第一转发锁定单元（511A）包括第三非门（613），所述第三非门（613）的输
入端连接至所述第一接收端（RX_A）；
所述第二转发锁定单元（511B）包括第四非门（614），所述第四非门（614）的输
入端连接至所述第二接收端（RX_B）；
所述第一逻辑门单元（52A）包括第一与门（631）、第一或门（641）和第二或门（642），
所述第一与门（631）的第一输入端连接至所述第四非门（614）的输出端，所述第一与
门（631）的第二输入端连接至所述第二发送端（TX_B），所述第一与门（631）的输出
端连接至所述第二或门（642）的第二输入端，所述第二或门（642）的第一输入端连接
至所述第一串联电路的输出端，所述第二或门（642）的输出端连接至所述第一或门（641）
的第二输入端，所述第一或门（641）的第一输入端连接到所述第一接收端（RX_A），
并且所述第一或门（641）的输出端连接至所述第二发送端（TX_B）；以及
所述第二逻辑门单元（52B）包括第二与门（632）、第三或门（643）和第四或门（644），
所述第二与门（632）的第一输入端连接到所述第三非门（613）的输出端，所述第二与
门（632）的第二输入端连接至所述第一发送端（TX_A），所述第二与门（632）的输出

\t端连接至所述第四或门（644）的第二输入端，所述第四或门（644）的第一输入端连接
至所述第二串联电路的输出端，所述第四或门（644）的输出端连接至所述第三或门（643）
的第二输入端，所述第三或门（643）的第一输入端连接至所述第二接收端（RX_B），
并且所述第三或门（643）的输出端连接到...

【专利技术属性】
技术研发人员：刘兵，杨儒珊，
申请(专利权)人：上海西门子医疗器械有限公司，
类型：发明
国别省市：