可重构系统及其构建方法技术方案

本发明专利技术公开了一种可重构系统及其构建方法，该构建方法包括：从预设的N个可重构器件中选出任一可重构器件作为互连可重构器件；其中，N为大于等于3的整数；针对第i可重构器件，将第i可重构器件的内存通道接口分别与第i-1可重构器件的内存通道接口和第i+1可重构器件的内存通道接口相连；将第一可重构器件的内存通道接口分别与第二可重构器件的内存通道接口和第N-1可重构器件的内存通道接口相连；将第N-1可重构器件的内存通道接口还与第N-2可重构器件的内存通道接口相连；将剩余的N-1个可重构器件的高速互连接口均与互连可重构器件的高速互连接口相连；采用本发明专利技术的可重构系统及其构建方法，可提高可重构器件的计算能力。

【技术实现步骤摘要】

本专利技术涉及可重构计算
，特别涉及一种可重构系统及其构建方法。
技术介绍
随着可重构技术的发展，越来越多的通用计算任务和专用计算任务（比如计算密集型任务和通信密集型任务等）愈发要求可重构器件的计算能力更加强大，而尽管当前的可重构器件已有较高的计算能力，但仍满足不了实际需求。因此，在现有技术中，亟需一种可重构系统及其构建方法，以提高可重构器件的计算能力。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种可重构系统及其构建方法，以提高可重构器件的计算能力。为实现上述目的，本专利技术提供如下技术方案：一种可重构系统的构建方法，包括：从预设的N个可重构器件中选出任一可重构器件作为互连可重构器件；其中，所述N为大于等于3的整数，且剩余的N-1个可重构器件，分别为第一可重构器件、第二可重构器件直至第N-1可重构器件；针对第i可重构器件，所述i大于等于2小于等于N-2；将第i可重构器件的内存通道接口分别与第i-1可重构器件的内存通道接口和第i+1可重构器件的内存通道接口相连；将所述第一可重构器件的内存通道接口分别与所述第二可重构器件的内存通道接口和所述第N-1可重构器件的内存通道接口相连；将所述第N-1可重构器件的内存通道接口还与第N-2可重构器件的内存通道接口相连；将所述剩余的N-1个可重构器件的高速互连接口均与所述互连可重构器件的高速互连接口相连。优选的，所述方法还包括：将所述互连可重构器件的总线和接口标准PCIE接口与PCIE到InfiniBand网络桥接芯片相连。优选的，所述方法还包括：将所述互连可重构器件的PCIE接口与PCIE到以太网络桥接芯片相连。优选的，所述N为5。一种可重构系统，包括：N个可重构器件；所述N为大于等于3的整数；其中，所述N个可重构器件中任一可重构器件作为互连可重构器件，用于与剩余N-1个可重构器件的互连以及与外部网络的连接，且所述互连可重构器件的高速互连接口分别与剩余N-1个可重构器件的高速互连接口相连；所述剩余N-1个可重构器件，分别为第一可重构器件、第二可重构器件直至第N-1可重构器件，用于计算任务的调试和执行；针对第i可重构器件，所述i大于等于2小于等于N-2；；所述第i可重构器件的内存通道接口分别与第i-1可重构器件的内存通道接口和第i+1可重构器件的内存通道接口相连；所述第一可重构器件的内存通道接口分别与所述第二可重构器件的内存通道接口和所述第N-1可重构器件的内存通道接口相连；所述第N-1可重构器件的内存通道接口还与第N-2可重构器件的内存通道接口相连。优选的，所述系统还包括：与所述互连可重构器件的PCIE接口相连的PCIE到InifiBand网络桥接芯片。优选的，所述系统还包括：与所述互连可重构器件的PCIE接口相连的PCIE到以太网络桥接芯片。优选的，所述N为5。由上述的技术方案可以看出，在本专利技术实施例中，首先从N个可重构器件中选出任一可重构器件作为互连可重构器件；然后将剩余的N-1个可重构器件的内存通道接口依次相连；再然后将剩余N-1个可重构器件的高速互连接口均与互连可重构器件的高速互连接口相连；这样，当执行计算任务时，N个可重构器件可作为一整体进行计算，而其计算能力无疑比单个可重构器件的计算能力强；由上可见，采用本专利技术的系统及其构建方法，无疑提高了可重构器件的计算能力。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例所提供的可重构系统的构建方法的流程图；图2为本专利技术实施例所提供的可重构系统的一示意图；图3为本专利技术实施例所提供的可重构系统的另一示意图；图4为本专利技术实施例所提供的可重构系统的又一示意图；图5为本专利技术实施例所提供的可重构系统的另一示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术公开了一种可重构系统的构建方法，如图1所示，该方法至少包括以下步骤：S11：从预设的N个可重构器件中选出任一可重构器件作为互连可重构器件；其中，N为大于等于3的整数，且剩余的N-1个可重构器件，可分别为第一可重构器件、第二可重构器件直至第N-1可重构器件；具体的，互连可重构器件主要用于N-1个可重构器件的互连以及与外部的通信，而剩余的N-1个可重构器件主要用于计算密集型任务的调试和执行；而N的数量可为但不限于为5；S12：针对第i可重构器件，i大于等于2小于等于N-2，将第i可重构器件的内存通道接口分别与第i-1可重构器件的内存通道接口和第i+1可重构器件的内存通道接口相连；S13：将第一可重构器件的内存通道接口分别与第二可重构器件的内存通道接口和第N-1可重构器件的内存通道接口相连；S14：将第N-1可重构器件的内存通道接口还与第N-2可重构器件的内存通道接口相连；具体的，剩余的N-1个可重构器件间的内存通道接口间可通过32位bit的内存通道相连，其工作频率可高达200MHZ，提供内存共享的通道；S15：将剩余的N-1个可重构器件的高速互连接口均与互连可重构器件的高速互连接口相连；具体的，如图2所示，当N为5时，其5个可重构器件可分别为第一可重构器件、第二可重构器件、第三可重构器件、第四可重构器件和第五可重构器件；其中，第五可重构器件可作为互连可重构器件置于四个可重构器件的中间位置，其可通过交叉交换方工将四个可重构器件连为一整体，来协调各个可重构器件之间高速数据传输的需求，同时也可将数据通过器件内部特有的硬件资源传输到外部网络中；更具体的，仍可参见图2，第一可重构器件、第二可重构器件、第三可重构器件和第四可重构器件不仅通过内存通道进行互连，支持内存的远程访问以直接进行数据的交换，而且还可通过高速互连通道进行与外界的高速数据通信；其中，高速互连通道负责数据通信、控制通信和主要的配置通信，其可由互连本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可重构系统的构建方法，其特征在于，包括：
从预设的N个可重构器件中选出任一可重构器件作为互连可重构器件；
其中，所述N为大于等于3的整数，且剩余的N-1个可重构器件，分别为第
一可重构器件、第二可重构器件直至第N-1可重构器件；
针对第i可重构器件，所述i大于等于2小于等于N-2；
将第i可重构器件的内存通道接口分别与第i-1可重构器件的内存通道接
口和第i+1可重构器件的内存通道接口相连；
将所述第一可重构器件的内存通道接口分别与所述第二可重构器件的内
存通道接口和所述第N-1可重构器件的内存通道接口相连；
将所述第N-1可重构器件的内存通道接口还与第N-2可重构器件的内存
通道接口相连；
将所述剩余的N-1个可重构器件的高速互连接口均与所述互连可重构器
件的高速互连接口相连。
2.根据权利要求1所述的方法，其特征在于，还包括：
将所述互连可重构器件的总线和接口标准PCIE接口与PCIE到InfiniBand
网络桥接芯片相连。
3.根据权利要求1所述的方法，其特征在于，还包括：
将所述互连可重构器件的PCIE接口与PCIE到以太网络桥接芯片相连。
4.根据权利要求1所述的方法，其特征在于，所述N为5。
5.一种可重构系统，其特征在于...

【专利技术属性】
技术研发人员：张帆，肖庆辉，张兴明，宋克，韩国栋，陈学梁，刘勤让，杨森，
申请(专利权)人：中国人民解放军信息工程大学，
类型：发明
国别省市：