显示装置制造方法及图纸

本发明专利技术涉及显示装置，本发明专利技术提供一种能够容易实现任意形状的面显示装置的显示装置。将包括构成扫描电路的一段的电路和与所述扫描电路的输出连接的像素电路的显示装置要素以一笔画成的要领设置在显示装置基板（208）上。

【技术实现步骤摘要】
本申请是优先权日为2006年10月13日、申请日为2007年10月15日、申请号为200710162468.0、专利技术名称为“显示装置”的申请的分案申请。
本专利技术涉及一种显示装置，尤其是具有矩形以外的形状的液晶显示装置、EL（电发光：Electroluminescence）显示装置等的面显示装置。
技术介绍
有源矩阵液晶显示装置构成为多个像素排列成行和列，即配置成矩阵状。像素矩阵的各行共有在薄膜晶体管（TFT）的栅电极上连接的栅极配线。像素矩阵的各列共有供给数据信号的数据配线。栅极配线的信号控制薄膜晶体管的导通、截止，在薄膜晶体管导通时，数据配线的信号施加到液晶材料上，由此改变液晶材料的光学特性。图19表示有源矩阵液晶显示装置中现有的像素结构。像素矩阵的各行共有共用的栅极配线10，像素矩阵的各列共有共同的数据配线12。各像素具有：串联地配置在数据配线和共用电极18之间的薄膜晶体管14以及液晶单元16。薄膜晶体管14由供给到栅极配线的信号来切换导通及截止。因此，栅极配线与像素的对应行的各薄膜电极14的栅电极连接。并且，各像素具有存储电容20。该存储电容的一端与下一栅极配线、前一栅极配线或者其他存储电容配线连接。该存储电容20即使在薄膜晶体管14被截止之后，也维持液晶单元16的电压地存储电荷。为了向液晶单元施加希望的电压以得到所需的灰度级（grayscale level），与栅极配线上的地址信号同步地向数据配线供给适当的信号。该地址信号将薄膜晶体管14导通，由此根据施加到数据配线上的信号电压，使液晶单元16充放电到希望的电压的同时，使存储电容充放电。通过地址信号，薄膜晶体管14被截止，存储电容20在其他行被地址指定时，维持液晶单元16两端间的电压。存储电容20降低薄膜晶体管14截止时的漏泄或电容耦合、液晶的介电常数改变所引起的液晶单元电压的变动。各行以在1个帧周期中所有行都被寻址的方式被连续地寻址。图20是表示现有的有源矩阵液晶显示装置的结构的平面图。参照图20，地址信号由栅极驱动器电路30供给，数据信号通过数据驱动器电路32供给到像素矩阵34。图20中表示矩形的有源矩阵显示装置。对此，在专利文献1中公开了非矩形的显示装置。图21是专利文献1中公开的非矩形显示装置的平面图。根据专利文献1，该显示装置具有包括像素阵列、栅极驱动电路部（图中用R表示）以及数据驱动器电路（图中用C表示）的驱动器电路结构，各像素通过与对应行及列配线连接的栅极驱动器电路部及数据驱动器电路部被寻址，像素阵列形成非矩形的外形，其中，所述显示装置具有沿着所述阵列的外周配置的至少3个所述栅极驱动电路部以及至少3个所述数据驱动器电路部，上述行和数据驱动器电路部沿着外周交替配置。上述栅极驱动器电路部和数据驱动器电路部可以形成在与显示装置像素相同的基板上，例如像素和驱动器电路也可以使用多晶硅工艺技术形成。专利文献1：特表2005-528644号公报但是，上述现有显示装置具有以下问题。第1个问题是无法应对任意形状的显示装置。即，通过现有技术，虽然能够得到一定程度的非矩形的显示装置，但其形状设计的自由度依然很低。其中一个理由是由于沿着像素矩阵的外周形状配置驱动电路。在现有技术中，为了对像素进行寻址，需要从各像素延伸到像素矩阵的外周部的横向延伸的栅极配线以及从像素延伸到像素矩阵的外周部的纵向延伸的数据配线。并且，必须使这些栅极配线以及数据配线切断，因此显示装置的形状的自由度存在界限。存在根据显示装置的形状，上述配线的一部分切断，产生无法寻址的像素区域的问题。作为现有技术的显示装置无法应对任意形状的其他理由，列举了在像素矩阵部外周连接有TAB（Tape Automated Bonding，带式自动焊接）方式的驱动器电路的例子。TAB以膜状的TCP（Tape Carrier Package，薄膜封装）的方式进行处理，在切断一个个TAB之前，将其像电影胶片那样地在鼓上卷绕成线圈状。因此，切断后的TAB为平坦的形状，将通常的TAB利用各向异性导电膜连接到液晶面板上后，经过将其弯曲的工序。如图21所示，将TAB连接到具有曲线状外周形状的液晶面板上后，将TAB弯曲，并且，想要制作图21所示的心形形状的外观具有特点的形状情况下，该TAB的弯折比较困难。其理由是，TAB的弯折部通常为直线形状。外周形状的曲率半径越小，该问题越深刻，另外在1个TAB连接部上存在多个山或谷的形状时，沿着该形状弯折TAB，使该形状具有外观上的特点是非常困难的工作。第2个问题是，为了利用多晶硅工艺技术沿着外周的曲线形状形成驱动器电路，掩模设计需要花费大量的时间。显示装置的驱动电路的电路布局（layout）与像素矩阵部的布局同样地，通过将被称作单位单元的多个布局配置成阵列状而画出。例如，在栅极驱动器电路的情况下，制作出由构成扫描电路的一段的电路、缓冲一段的扫描电路的输出的电路以及起动一段的缓冲的输出的电路构成等的单位单元后，在CAD（Computer Aided Design，计算机辅助设计）上指定其间距和个数，由此在直线上将单元布局配置，能够在短时间内得到希望的电路布局。现在的电路布局用CAD虽然具有将单位单元在X及Y方向上直线状地布局配置的功能，但是没有将单位单元曲线状地配置的功能。因此，为了制作沿着显示装置外周形状的驱动器电路的布局，必须逐个将基本单元手动配置，或者制作出数个基本单元的布局后，将其手动配置。因此掩模设计需要很多时间，掩模设计者会疲劳困乏而不想继续工作。
技术实现思路
因此，本专利技术的目的在于提供一种提高显示装置的形状设计的自由度，任意形状的显示装置。本专利技术的其他目的在于提供一种缩短任意形状的显示装置的设计时间，提高其生产率的显示装置。本专利技术的另一目的在于提供一种既能实现上述目的，又能实现显示装置的窄边框化的显示装置。本专利技术的又一目的在于提供一种既能实现上述目的，又能减少显示装置基板的连接端子数的显示装置。本专利技术的再一目的在于提供一种既能实现上述目的，又能提高像素的开口率的显示装置。本申请中公开的专利技术为了达到上述目的，具有以下概要结构。另外，以下在括号内添加附图的参考标号以说明本专利技术，但其只是为了使本专利技术易于理解，并不能理解为将本专利技术的范围限定于此，这是不言自明的。本发本文档来自技高网...

【技术保护点】
一种TFT面显示装置，将多个包括构成扫描电路一段的单位电路和与所述单位电路的输出节点连接的像素电路的显示装置要素，以一笔画成的要领设置在显示装置基板上，其特征在于：所述单位电路，从前段输入扫描信号，向所述单位电路的所述输出节点输出，同时，在单位电路与后段连接的情况下，向后段的单位电路输出，所述单位电路包括：以串联方式顺序连接在高位电源和低位电源间的第1至第4的开关元件，所述第1、第2开关元件由p型的MOS型晶体管构成，所述第3、第4开关元件由n型的MOS型晶体管构成，1个所述p型的MOS型晶体管和1个所述n型的MOS型晶体管的栅电极共用地连接，输入从前段供给的脉冲信号，在剩余的2个所述MOS型晶体管的栅电极中输入有时钟信号，所述单位电路由所述第2、第3MOS晶体管的漏电极作为输出节点的单相时钟控制型倒相器构成，所述像素电路具有显示元件、和根据来自对应的所述单位电路的扫描信号对数据信号与所述显示元件的连接进行导通/截止控制的像素开关，在一个所述单位电路的所述输出节点，一对一地连接相对应的所述像素电路的一个像素开关，对级联连接的多个所述单位电路，共同地供给时钟信号，具有非矩形的外形形状，通过在与所述外形形状大致一致的非矩形的区域内配设所述显示装置要素而形成非矩形的显示区域。...

【技术特征摘要】
2006.10.13 JP 2006-2802341.一种TFT面显示装置，将多个包括构成扫描电路一段的单位电
路和与所述单位电路的输出节点连接的像素电路的显示装置要素，以
一笔画成的要领设置在显示装置基板上，其特征在于：
所述单位电路，从前段输入扫描信号，向所述单位电路的所述输
出节点输出，同时，在单位电路与后段连接的情况下，向后段的单位
电路输出，
所述单位电路包括：以串联方式顺序连接在高位电源和低位电源
间的第1至第4的开关元件，
所述第1、第2开关元件由p型的MOS型晶体管构成，
所述第3、第4开关元件由n型的MOS型晶体管构成，
1个所述p型的MOS型晶体管和1个所述n型的MOS型晶体管
的栅电极共用地连接，输入从前段供给的脉冲信号，
在剩余的2个所述MOS型晶体管的栅电极中输入有时钟信号，
所述单位电路由所述第2、第3MOS晶体管的漏电极作为输出节
点的单相时钟控制型倒相器构成，
所述像素电路具有显示元件、和根据来自对应的所述单位电路的
扫描信号对数据信号与所述显示元件的连接进行导通/截止控制的像
素开关，
在一个所述单位电路的所述输出节点，一对一地连接相对应的所
述像素电路的一个像素开关，
对级联连接的多个所述单位电路，共同地供给时钟信号，
具有非矩形的外形形状，通过在与所述外形形状大致一致的非矩
形的区域内配设所述显示装置要素而形成非矩形的显示区域。
2.根据权利要求1所述的TFT面显示装置，其特征在于：
所述扫描电路由1相的时钟信号驱动。
3.根据权利要求1所述的TFT面显示装置，其...

【专利技术属性】
技术研发人员：芳贺浩史，浅田秀树，金子节夫，
申请(专利权)人：NLT科技股份有限公司，
类型：发明
国别省市：日本;JP