利用统计定时对多图案变化性建模制造技术
【技术实现步骤摘要】
本专利技术涉及用于集成电路（“IC”）制造和优化的系统和方法，并且，更具体地，涉及用于在IC制造期间利用统计定时对多图案变化性（multi-patterning variability）建模的系统和方法。
技术介绍
IC是包括诸如晶体管、电阻器、二极管等的很多电子部件的装置（例如，半导体装置）或电子系统。这些部件经常被互连，以形成多个电路部件，如门、电池、存储单元、算数单元、控制器、解码器等。IC包括将其电子和电路部件互连的多层布线。设计工程师通过将IC的部件的逻辑或电路描述变换为被称为设计布局的几何描述，来设计IC。IC设计布局典型包括具有引脚的电路模块（例如，电子或电路IC部件的几何表示）、以及连接电路模块的引脚的互连线（例如，布线的几何表示）。典型地，将网（net）定义为需要连接的引脚的集合。这样，设计布局经常描述IC的行为、架构、功能和结构上的属性。为创建设计布局，典型地，设计工程师使用电子设计自动化（“EDA”）应用。这些应用提供基于...
【技术保护点】
一种在将计算机可执行代码有形地包含在计算机可读存储介质上的计算机基础结构中实现的方法，所述计算机可执行代码具有编程指令，所述编程指令可操作用来：定义集成电路设计中的变化的至少一个来源；以及将所述集成电路设计的至少一个级别中的至少两个图案的变化的至少一个来源分别建模为变化性的至少两个来源。
【技术特征摘要】
2012.10.31 US 13/665,4661.一种在将计算机可执行代码有形地包含在计算机可读存储介质上的计
算机基础结构中实现的方法，所述计算机可执行代码具有编程指令，所述编
程指令可操作用来：
定义集成电路设计中的变化的至少一个来源；以及
将所述集成电路设计的至少一个级别中的至少两个图案的变化的至少一
个来源分别建模为变化性的至少两个来源。
2.如权利要求1所述的方法，其中，所述编程指令还可操作用来：
查询与所述集成电路设计的至少一个级别的变化的至少一个来源相关联
的制造测量；以及
基于所述制造测量，定义所述集成电路设计的至少一个级别的相关系数，
其中，所述建模包括：使用所述相关系数，对变化性的至少两个来源建
模。
3.如权利要求2所述的方法，其中，所述编程指令还可操作用来：
提取寄生参数；以及
使用变化性的至少两个来源的模型和寄生参数，执行所述集成电路设计
的统计静态定时分析SSTA。
4.如权利要求3所述的方法，其中，所述寄生参数是颜色感知的寄生参
数。
5.如权利要求1所述的方法，其中，所述编程指令还可操作用来：
查询与所述集成电路设计的至少一个级别的变化的至少一个来源相关联
的制造测量；以及
基于所述制造测量，定义修改用于所述集成电路设计的至少一个级别的
变化的至少一个来源的偏移和缩放因子，
其中，所述建模包括：使用所述偏移和缩放因子，对变化性的至少两个
来源建模。
6.如权利要求1所述的方法，其中，变化性的至少两个来源各自包括变
化的至少一个来源的平均分布、对变化的至少一个来源的全局分布的敏感度、
对变化的至少一个来源的空间分布的敏感度、以及对变化的至少一个来源的
随机分布的敏感度。
7.如权利要求1所述的方法，其中，通过至少两个不同的光掩模来创建
至少两个图案。
8.如权利要求1所述的方法，其中，所述编程指令还可操作用来：生成
包括变化性的至少两个来源的报告。
9.一种用于优化集成电路的设计布局的方法，该方法包括：
查询与集成电路设计的至少一个级别中的至少两个图案的变化的至少一
个来源相关联的制造测量；
从所述制造测量确定分布是否已基于当前应用的分布而偏移；
断言对随机变量的标准化偏移和/或缩放，以对分布的差异建模；以及
基于分布的差异的模型，优化所述集成电路的设计布局，
其中，使用处理器来执行查询制造测量。
10.如权利要求9所述的方法，还包括：基于所述制造测量，定义所述
集成电路设计的至少一个级别的相关系数，其中，所述建模包括：使用所述
相关系数，对分布的差异建模。
11.如权利要求9所述的方法，还包括：
提取寄生参数；以及
使用分布的差异的模型和寄生参数，执行所述集成电路设计的统计静态
定时分析SSTA。
12.如权利要求11所述的方法，其中，所述寄生参数是颜色感知的寄生
参数。
13.如权利要求9所述的方法，其中，变化的至少一个来源包括变化的
至少一个来源的平均分布、对变化的至少一个来源的全局分布的敏感度、对
...
【专利技术属性】
技术研发人员：N巴克，B德雷贝尔比斯，JP杜布奎，EA福尔曼，PA哈比茨，DJ哈撒韦，JG赫梅特，N文凯特斯沃兰，C维斯韦斯瓦里亚，V佐洛托夫，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。