用于等离子体处理腔室的静电夹盘组件及制造方法技术

本发明专利技术提供一种用于等离子体处理腔室中的静电夹盘的增强型涂层。所述增强型涂层利用等离子体增强型物理气相沉积制成。所述涂层通常是Y2O3/Al2O3，也可以是其他材料的组合。并且，它可以是多层涂层，以使得一中间涂层利用标准等离子体喷涂形成，一顶层涂层用PEPVD方式形成。整个静电夹盘组件可由涂层“封装”而成。

【技术实现步骤摘要】

本专利技术涉及等离子体处理腔室，特别地涉及等离子体处理腔室的静电夹盘的涂层，其可以改善静电夹盘在反应性等离子体组份中的性能。 
技术介绍
在等离子体处理装置中，静电夹盘通常用于在腔室内夹持待处理的基片。在特定的等离子体处理腔室中，例如等离子体刻蚀机台，静电夹盘也可用于充当电极，其耦合于接地端或者射频能量。在制程过程中，静电夹盘的至少一部分曝露于等离子体，并被等离子体中的反应性组份轰击，例如CF4、Cl2等卤素等离子体。此外，静电夹盘也会受到由其夹持的基片的机械磨损。最后，在一些情况下，会采用不同的等离子体清洁程序，其中腔室内壁用等离子体组份清洁。在很多这样的清洁程序中，静电夹盘上并未放置基片，从而静电夹盘的整个基片支撑表面都曝露于等离子体。 在现有技术中，为了保护腔室部件不被等离子体侵蚀，各种各样的涂层已经被提出并进行验证。其中一个典型的应用是等离子体喷涂（plasma sprayed，PS）Y2O3或Al2O3于静电夹盘的基座上，其可由金属、合金或陶瓷制成。等离子体喷涂Al2O3的静电夹盘已被使用了相当长的一段时间，但是其引起了加工基片上的铝污染风险。另一方面，等离子体喷涂Al2O3的静电夹盘具有一软表面，其容易被基片损坏，从而在加工基片上产生颗粒（particle）污染。 通常，氧化钇（Y2O3）涂层被认为非常有希望；然而，要找到一种形成好涂层的制程却非常困难，特别是那些不产生裂缝或产生粒子污染（particle）的制程。例如，业内已经提出过利用等离子体喷涂来涂覆由金属、合金或陶瓷制成的部件。然而，传统的Y2O3等离子体喷涂涂层是利用喷涂的Y2O3粒子形成的，并且通常导致形成的涂层具有高表面粗糙度（Ra大于4微米或更多）和相应地高孔隙度（体积率大于3%）。这种高粗糙度和多孔结构使得涂 层易产生颗粒，其有可能导致制程基片的污染。 其它形成氧化钇涂层的方案包括利用化学气相沉积（chemical vapor deposition，CVD），物理气相沉积(physical vapor deposition，PVD)，离子辅助沉积（ion assisted deposition，IAD)，电离金属等离子体（ionized metal plasma，IMP），反应性反应蒸发（active reactive evaporation，ARE)，电离金属等离子体（ionized metal plasma，IMP），溅射沉积，等离子体浸没式离子注入制程(plasma immersion ion process，PIIP)。然而，所有这些沉积制程都具有一些技术限制，使得它们还不能实际上用于提升在腔室部件上沉积厚的涂层的水平，以避免等离子体侵蚀。例如，用化学气相沉积制作Y2O3涂层不能在无法承受600摄氏度以上温度上的基体上实现，这就排除了在由铝合金制成的腔室部件上沉积抗等离子体侵蚀涂层的可能。PVD制程，例如蒸发，不能沉积厚的陶瓷涂层，因为其与基片之间的粘附力较弱。由于高剩余应力和弱粘附力(例如溅射沉积，ARE和IAD)或者极低的沉积速率（例如溅射沉积，IMP和PIIP），这些其它的沉积制程也不能沉积厚涂层。因此，到目前为止还没有制造出理想的涂层，这种理想的涂层应具有良好的抗腐蚀性，同时应当生成较少或者不生成颗粒污染，其可以被制成具有较大的厚度并没有破裂或分层剥离。 鉴于上文所述的现有技术中的缺陷，业内需要一种被涂覆的静电夹盘，其涂层能够抗等离子体轰击并不产生颗粒污染或裂缝。该涂层应具有可接受的粗糙度和孔隙大小，足够的硬度和良好的热传导率，以使得其具有长的使用寿命。用于制造该涂层的制程应当允许制造厚的涂层，并且不会出现破裂或分层剥离。 
技术实现思路
以下
技术实现思路
是为了提供本专利技术的一些方面和特征的基本理解。
技术实现思路
并不是本专利技术的广泛综述，因此其并不是为了具体地确定本专利技术的关键或主要要素，也并不是为了说明本专利技术的范围。其唯一目的是为了以简化形式介绍本专利技术的一些概念，作为下文中详细描述的前序。 根据本专利技术的一个方面，提供了一种在静电夹盘上形成增强型抗等离子体侵蚀涂层(advanced plasma resistant coatings)的方法。根据各具体实施例， 本专利技术提供了在静电夹盘的表面涂覆涂层的工艺，从而使得被涂覆有涂层的静电夹盘的工作性能得以改善。其它具体实施例包括将涂覆了涂层的静电夹盘改装或安装入等离子体处理腔室，以改善等离子体制程的质量。 在一个实例性的制程中，利用等离子体增强型物理气相沉积（PEPVD）制程来制造一种增强型氧化钇涂层，例如基于Y2O3或YF3的涂层，其具有良好/紧密的颗粒结构，其中，（1）沉积是在低压或真空腔室环境下执行；（2）至少一个沉积元素或成份从一材料源被蒸发或溅射出来，被蒸发或溅射出来的材料浓缩在基片衬底表面（这部分制程是一个物理过程，在这里被称为物理气相沉积或PVD部分）；（3）同时，一个或多个等离子体源被用来发出离子或产生等离子体以围绕静电夹盘表面，至少一沉积元素或成份被电离并与被蒸发或溅射的元素或成份在等离子体中或在静电夹盘表面上反应；（4）静电夹盘耦接于负电压，使得其在沉积制程过程中被离子或微粒轰击。在（3）和（4）中的反应指的是PEPVD中的“等离子体增强”（plasma enhanced，或者PE）功能。 应当说明，等离子体源可以（1）被用于离子化和激发反应气体以使得沉积制程能够在低衬底温度和高涂覆生长速度下执行，或者（2）被用于产生针对静电夹盘的能量离子（energetic ions），以使得离子轰击静电夹盘的表面并有助于在之上形成厚的和浓缩的涂层。更特别地，所述等离子体源被用于择一或共同执行功能（1）和/或（2），以在静电夹盘上形成涂层。这种涂层综合具有足够的厚度和紧密度结构，在此处被称为是“增强型涂层”（Advanced coating，以下称：A涂层），例如，以A-Y2O3、A-YF3或者A-Al2O3为基础的涂层。 根据一个具体实施例，应用具有期望特性的A涂层以改善静电夹盘的使用功能。现有等离子体喷涂Y2O3的静电夹盘，其软表面易于被硅片损坏，并且等离子体喷涂Al2O3的静电夹盘的表面易于被等离子体侵蚀，相较于前述现有技术的静电夹盘，施加于静电夹盘上的增强型涂层具有相对等离子体而言硬的表面，稳定结构，并且有改善的性能，例如良好的热传导率，稳定的高电阻率等。为了达到这些特性目标，本专利技术提供的A涂层是混合材料（hybrid materials），其由至少2个陶瓷部件构成并具有由该混合陶瓷部件带来的复合特性。在一个典型的但并不局限于此的实施例中，其包括混合的具 有不同的Y2O3和Al2O3比率的Y2O3/Al2O3涂层。这是因为Y2O3在等离子体中具有稳定结构，Al2O3具有高硬度和良好的热传导率，以使得混合或者杂合的Y2O3/Al2O3涂层在等离子体中具有高硬度，良好的热传导率，以及稳定的结构。此外，两种材料都具有非常高的电阻率。 根据另一具体实施例，静电夹盘被“封装”于A涂层中。即，静电夹盘由其所有部件组合在一起，然后整个静电夹盘组件被A涂本文档来自技高网...

【技术保护点】
一种用于等离子体处理腔室的静电夹盘组件，其中，包括：基体：设置于所述基体之上的绝缘层；设置于所述绝缘层之上的电极；以及，由Y2O3/Al2O3或者YF3/Al2O3的混合物组成的增强型涂层，所述增强型涂层覆盖了所述静电夹盘组件，除了所述基体的背面的部分。

【技术特征摘要】
1.一种用于等离子体处理腔室的静电夹盘组件，其中，包括：
基体：
设置于所述基体之上的绝缘层；
设置于所述绝缘层之上的电极；以及，
由Y2O3/Al2O3或者YF3/Al2O3的混合物组成的增强型涂层，所述增强型
涂层覆盖了所述静电夹盘组件，除了所述基体的背面的部分。
2.根据权利要求1所述的静电夹盘组件，其特征在于，还进一步地包括
一设置于所述增强型涂层之下的底部涂层。
3.根据权利要求2所述的静电夹盘组件，其特征在于，所述底部涂层包
括Y2O3或Al2O3中的至少一种。
4.根据权利要求2所述的静电夹盘组件，其特征在于，所述底部涂层包
括Y2O3，YF3，YAG，ErO2，SiC，Si3N4，SiO2，ZrO2，Al2O3,AlN中之一或
者它们的任意组合。
5.根据权利要求1所述的静电夹盘组件，其特征在于，所述增强型涂层
包括由等离子体增强型物理沉积方式沉积而成的Y2O3/Al2O3或YF3/Al2O3。
6.一种用于制造静电夹盘组件的方法，其中，包括如下步骤：
制造一绝缘层于基体之上，制造一电极于所述绝缘层之上以形成所述静
电夹盘组件；
将所述静电夹盘组件插入真空处理腔室中，配置使得其面对一设置于所
述真空处理腔室中的源材料；
在所述真空处理腔室中蒸发或溅射所...

【专利技术属性】
技术研发人员：贺小明，倪图强，
申请(专利权)人：中微半导体设备上海有限公司，
类型：发明
国别省市：上海;31