一种基于FPGA的二值图像无损压缩与解压缩IP核及应用制造技术

技术编号:10040017 阅读:577 留言:0更新日期:2014-05-14 10:32
一种基于FPGA的二值图像无损压缩与解压缩IP核,其包括,寄存器,所述寄存器用于存储二值图像数据;FIFO单元,所述FIFO单元用于读取寄存器中二值图像数据;MR压缩模块,所述压缩模块通过FIFO单元读取寄存器中的原始二值图像数据,并对读取到的原始二值图像数据进行压缩;MR解压缩模块,所述解压缩模块通过FIFO单元读取寄存器中的压缩二值图像数据,并对读取到的压缩二值图像数据进行解压缩。本发明专利技术具有对二值图像压缩效果好,压缩、解压缩速度快的优点,在G3、G4类设备及应用技术领域有良好的应用前景。

【技术实现步骤摘要】

本专利技术涉及一种基于FPGA的二值图像无损压缩与解压缩IP核及应用
技术介绍
目前,大多数打印机、传真机、多功能一体机仍然是二值设备。在处理打印文档数据时,为了实现多拷贝打印、复印功能,需要在打印机的内部缓存全部文档。而随着输出设备分辨率的提高,每页文稿的数据量也越来越大,例如600*1200DPI的一页A4文稿,其所需内存容量大约8M,因此为提高缓存的文档页数,需要打印机控制器支持二值图像的无损数据压缩、解压缩,虽然利用程序实现压缩、解压缩比较容易,但需要占用较多的CPU资源,对嵌入式系统设计提出了更高的要求。因此将压缩、解压缩用硬件实现,可以进一步提高系统的工作效率,降低嵌入式处理器的压力。本专利技术即实现一种压缩、解压缩算法并封装成一个IP核,此IP核具有压缩、解压缩图像速度快,图像压缩无损的特性,因此将此IP核嵌入到打印机或传真机中,可以降低嵌入式处理器的压力,提高系统的工作效率。
技术实现思路
为了解决上述问题,本专利技术提供一种基于FPGA的二值图像无损压缩与解压缩IP核及应用。一种基于FPGA的二值图像无损压缩与解压缩IP核,其包括,寄存器,所述寄存器用于存储二值图像数据;FIFO单元,所述FIFO单元用于读取寄存器中二值图像数据;MR压缩模块,所述压缩模块通过FIFO单元读取寄存器中的原始二值图像数据,并对读取到的原始二值图像数据进行压缩;MR解压缩模块,所述解压缩模块通过FIFO单元读取寄存器中的压缩二值图像数据,并对读取到的压缩二值图像数据进行解压缩。在上述技术方案的基础上,MR压缩模块由VHDL语言实现,其中MR编码为二维编码方式,所述MR编码第一行采用MH编码,所述MR编码第二行根据第一行数据进行压缩。在上述技术方案的基础上,MR压缩模块产生的压缩数据由行标志位、黑白游程标志位、压缩码长度、压缩码构成。在上述技术方案的基础上,压缩完成后,压缩数据存储在寄存器中。在上述技术方案的基础上,其根据压缩数据中的行标志位、黑白游程标志位、压缩码长度、压缩码,运用状态机的方法进行解压缩操作。在上述技术方案的基础上,MR解压缩模块将压缩图像数据解压缩完成后,存储在寄存器中。在上述技术方案的基础上,所述寄存器包括第一寄存器、第二寄存器与第三寄存器,所述第一寄存器用于存储外界发送至所述IP核的原始图像数据,所述第二寄存器用于存储MR压缩模块生成的压缩图像数据,所述第三寄存器用于存储MR解压缩模块生成的解压缩图像数据。在上述技术方案的基础上,所述FIFO单元包括第一FIFO单元与第二FIFO单元,所述第一FIFO单元读取第一寄存器中原始图像数据后交由压缩模块进行压缩,所述第二FIFO单元读取第二寄存器中压缩图像数据后交由解压缩模块进行解压缩。本专利技术还提供一种复印机,所述复印机装有所述基于FPGA的二值图像无损压缩与解压缩IP核。本专利技术还提供一种打印机,所述打印机装有所述基于FPGA的二值图像无损压缩与解压缩IP核。与现有技术相比,本专利技术具有对二值图像压缩效果好,压缩、解压缩速度快的优点,在G3、G4类设备及应用
有良好的应用前景。附图说明图1为本专利技术的结构框图。具体实施方式请参考图1,一种基于FPGA的二值图像无损压缩与解压缩IP核及应用。一种基于FPGA的二值图像无损压缩与解压缩IP核,其包括,寄存器,所述寄存器用于存储二值图像数据;FIFO单元,所述FIFO单元用于读取寄存器中二值图像数据;MR压缩模块,所述压缩模块通过FIFO单元读取寄存器中的原始二值图像数据,并对读取到的原始二值图像数据进行压缩;MR解压缩模块,所述解压缩模块通过FIFO单元读取寄存器中的压缩二值图像数据,并对读取到的压缩二值图像数据进行解压缩。MR压缩模块由VHDL语言实现,其中MR编码为二维编码方式,所述MR编码第一行采用MH编码,所述MR编码第二行根据第一行数据进行压缩。MR压缩模块产生的压缩数据由行标志位、黑白游程标志位、压缩码长度、压缩码构成。压缩完成后,压缩数据存储在寄存器中。MR解压缩模块根据压缩数据中的行标志位、黑白游程标志位、压缩码长度、压缩码,运用状态机单元进行解压缩操作。MR解压缩模块将压缩图像数据解压缩完成后,存储在寄存器中。所述寄存器包括第一寄存器、第二寄存器与第三寄存器,所述第一寄存器用于存储外界发送至所述IP核的原始图像数据,所述第二寄存器用于存储MR压缩模块生成的压缩图像数据,所述第三寄存器用于存储MR解压缩模块生成的解压缩图像数据。同时,本专利技术还提供一种复印机,所述复印机装有所述基于FPGA的二值图像无损压缩与解压缩IP核。本专利技术还提供一种打印机,所述打印机装有所述基于FPGA的二值图像无损压缩与解压缩IP核。综上所述,仅为本专利技术之较佳实施例,不以此限定本专利技术的保护范围,凡依本专利技术专利范围及说明书内容所作的等效变化与修饰,皆为本专利技术专利涵盖的范围之内。本文档来自技高网
...

【技术保护点】
一种基于FPGA的二值图像无损压缩与解压缩IP核,其特征在于:其包括,寄存器,所述寄存器用于存储二值图像数据;FIFO单元,所述FIFO单元用于读取寄存器中二值图像数据;MR压缩模块,所述压缩模块通过FIFO单元读取寄存器中的原始二值图像数据,并对读取到的原始二值图像数据进行压缩;MR解压缩模块,所述解压缩模块通过FIFO单元读取寄存器中的压缩二值图像数据,并对读取到的压缩二值图像数据进行解压缩。

【技术特征摘要】
1.一种基于FPGA的二值图像无损压缩与解压缩IP核,其特征在于:
其包括,
寄存器,所述寄存器用于存储二值图像数据;
FIFO单元,所述FIFO单元用于读取寄存器中二值图像数据;
MR压缩模块,所述压缩模块通过FIFO单元读取寄存器中的原始二
值图像数据,并对读取到的原始二值图像数据进行压缩;
MR解压缩模块,所述解压缩模块通过FIFO单元读取寄存器中的压
缩二值图像数据,并对读取到的压缩二值图像数据进行解压缩。
2.如权利要求1所述的一种基于FPGA的二值图像无损压缩与解压缩
IP核,其特征在于:MR压缩模块由VHDL语言实现,其中MR编码为
二维编码方式,所述MR编码第一行采用MH编码,所述MR编码第二
行根据第一行数据进行压缩。
3.如权利要求2所述的一种基于FPGA的二值图像无损压缩与解压缩
IP核,其特征在于:MR压缩模块产生的压缩数据由行标志位、黑白游程
标志位、压缩码长度、压缩码构成。
4.如权利要求3所述的一种基于FPGA的二值图像无损压缩与解压缩
IP核,其特征在于:压缩完成后,压缩数据存储在寄存器中。
5.如权利要求1所述的一种基于FPGA的二值图像无损压缩与解压缩
IP核,其特征在于:其根据压缩数据中的行标志位、黑白游程标志位、压
缩...

【专利技术属性】
技术研发人员:田玉敏王泉白长昊潘静雅刘锦辉
申请(专利权)人:西安电子科技大学
类型:发明
国别省市:陕西;61

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1