一种时钟抖动改善电路及方法技术

本发明专利技术涉及电路设计领域，公开一种时钟抖动改善电路及方法，时钟抖动改善电路包括电流镜、电压基准产生电路、锯齿波产生和电压比较电路、分频电路以及控制电路；电压基准产生电路的第一输入端与电流镜连接，第二输入端与控制电路的输出端连接，电压基准产生电路的输出端与锯齿波产生和电压比较电路的第一输入端连接；锯齿波产生和电压比较电路的第二输入端与电流镜连接，第三输入端与控制电路的输出端连接，锯齿波产生和电压比较电路的输出端与分频电路连接。本发明专利技术实施例提供的时钟抖动改善电路，相较于现有PLL电路的锁相环路，具有电路模块少，电路简单的优点，由于电路模块较少，电路简单，所用元器件较少，所以电路的面积较小、功耗较小。

【技术实现步骤摘要】
一种时钟抖动改善电路及方法
本专利技术涉及电路设计领域，更具体的说是涉及一种时钟抖动改善电路及方法。
技术介绍
在很多电路系统，如模数转换器(ADC，Analog-to-DigitalConverter)、数模转换器(DAC，Digital-to-AnalogConverter)中，采用时钟的时钟抖动(clockjitter)对电路性能的影响非常明显，大的时钟抖动会严重影响模数转换器或数模转换器的性能，因此，在高速高精度的模数转换器或数模转换器中，对采样时钟的抖动都提出了严格的要求。现有减小时钟抖动的电路采用PLL(Phase-LockedLoop，锁相环)电路，PLL电路固有的低通滤波特性可以有效的滤除时钟抖动中的高频成分，从而减小总的时钟抖动。由于PLL电路是一个锁相环路，结构复杂，涉及的电路模块较多，所以功耗较大。
技术实现思路
有鉴于此，本专利技术的目的是要解决现有的减小时钟抖动电路结构复杂、电路面积较大以及功耗较大的问题，技术方案如下：本申请的第一方面提供了一种时钟抖动改善电路，包括电流镜、电压基准产生电路、锯齿波产生和电压比较电路、分频电路以及控制电路；所述电压基准产生电路的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟抖动改善电路，其特征在于，包括电流镜、电压基准产生电路、锯齿波产生和电压比较电路、分频电路以及控制电路；所述电压基准产生电路的第一输入端与所述电流镜连接，所述电压基准产生电路的第二输入端与所述控制电路的输出端连接，所述电压基准产生电路的输出端与所述锯齿波产生和电压比较电路的第一输入端连接；所述锯齿波产生和电压比较电路的第二输入端与所述电流镜连接，所述锯齿波产生和电压比较电路的第三输入端与所述控制电路的输出端连接，所述锯齿波产生和电压比较电路的输出端与分频电路连接；其中：所述控制电路的输入端输入时钟信号，输出端输出控制信号；所述电压基准产生电路根据所述控制信号接收所述电流镜的第一电流，根据所述第一电流为所述锯齿波产生和电压比较电路提供比较参考电平；所述锯齿波产生和电压比较电路的第三输入端接收所述控制信号，根据所述控制信号，所述锯齿波产生和电压比较电路的第一输入端接收所述比较参考电平，所述锯齿波产生和电压比较电路的第二输入端接收所述电流镜的第二电流，由所述第二电流对电容充电产生锯齿波信号，根据所述比较参考电平以及所述锯齿波信号的比较结果输出方波；所述分频电路将所述方波分频，输出改善后的时钟信号。2.根据权利要求1所述的电路，其特征在于，所述电路还包括基准电流源；所述电流镜、所述电压基准产生电路、所述锯齿波产生和电压比较电路分别与所述基准电流源连接；所述电流镜向所述电压基准产生电路、所述锯齿波产生和电压比较电路输出与所述基准电流源成比例的电流。3.根据权利要求1-2任意一项所述的电路，其特征在于，所述电压基准产生电路包括第一充电支路、第二充电支路；其中，所述第一充电支路与所述第二充电支路并联连接；所述第一充电支路的输入端和所述第二充电支路的输入端分别与所述电流镜连接；所述第二充电支路对所述第一充电支路进行周期性的充电。4.根据权利要求3所述的电路，其特征在于，所述第一充电支路包括第一电容以及第一开关，所述第一电容以及所述第一开关通过第一公共...

【专利技术属性】
技术研发人员：陶云彬，高洋，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：