一种防止上电过程中继电器误动作电路制造技术

本实用新型专利技术涉及一种防止上电过程中继电器误动作电路。在电力系统继电保护装置中，在上电过程中，由于此时CPU还没有正常工作，其IO引脚为不确定状态，经过驱动后容易引起继电器误动。本实用新型专利技术的译码单元中的驱动芯片选用了74LV273，74LV273是一个带复位端的D触发器，在上电过程中，可将CPU的复位引脚和74LV273的复位引脚进行连接，这样在CPU没有工作前，74LV273复位引脚为低电平复位输出，不管此时输入信号状态和时钟状态如何，所有输出端均为低电平。本实用新型专利技术可完全保证在上电过程中继电器不动作。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电力系统继电保护领域，具体涉及一种防止上电过程中继电器误动作电路。
技术介绍
在电力系统继电保护装置中，在上电过程中，由于此时CPU还没有正常工作，其IO引脚为不确定状态，经过驱动后容易引起继电器误动。常规使用方法有以下几种I、采用数据总线驱动，每个继电器由两个数据信号控制，且这两个信号是相反的，再与一个CPU的IO引脚进行与，只有当所有条件满足时，继电器才会动作。这种方法的缺点是在上电过程中，IO引脚的状态不确定，且控制信号有可能出现满足要求的情况，有可能引起继电器动作。2、在上面方法的基础上进行改进，电路中主要包括CPU单元、译码单元和驱动单元，CPU单元分别接于译码单元和驱动单元，译码单元接于驱动单元。将控制信号采用数据总线的同一根线，采用地址译码方法，输出给两个驱动芯片(74LV574)，当向不同地址上写值时，会引起继电器动作。但这种方法仍然存在着下述的缺点在上电的过程中，虽然可能性很小，但存在驱动芯片74LV574初始状态不一致，可能满足引起继电器动作的条件，也就是不能完全排除继电器的误动作。
技术实现思路
本技术要提供一种防止上电过程中继电器误动作电路，以克服现有技术存在的不能完全排除继电器的误动作的问题。为了克服现有技术存在的问题，本技术提供的技术方案是一种防止上电过程中继电器误动作电路，包括CPU单元、译码单元和驱动单元，CPU单元分别接于译码单元和驱动单元，译码单元接于驱动单元，其特征在于所述CPU单元产生的复位信号直接输入驱动单元；CPU单元输出的继电器驱动信号通过数据总线输入驱动单元;CPU单元输出的地址译码控制信号输入译码单元；译码单元输出的译码信号a和译码信号b输入驱动单元；其中所述译码单元由芯片U2和芯片U3组成，芯片U2的型号为74LV138A，芯片U3的型号为74LV32，芯片U2的第I飞引脚和CPU单元相连接；芯片U2的第15引脚和芯片U3的第I引脚相连接，芯片U2的第16引脚和芯片U3的第4引脚相连接，芯片U3的第2引脚、第5引脚和CPU单元相连接；芯片U3的第3引脚、第6引脚和驱动单元相连接。上述驱动单元由芯片U4和芯片U5组成，芯片U4和芯片U5为74LV273。芯片U4和U5的第3引脚、第4引脚、第7引脚、第8引脚、第13引脚、第14引脚、第17引脚、第18引脚、第I引脚和CPU单元相连接；芯片U4的第11引脚、芯片U5的第11引脚和译码单元相连接。本技术的设计思路是在装置上电过程中，要保证驱动出口的电平为已知的固定电平，在CPU工作后，可根据电路情况将驱动信号进行调整。与现有技术相比，本技术的优点是译码单元中的驱动芯片选用了 74LV273，74LV273是一个带复位端的D触发器，在上电过程中，可将CPU的复位引脚和74LV273的复位引脚进行连接，这样在CPU没有工作前，74LV273复位引脚为低电平复位输出，不管此时输入信号状态和时钟状态如何，所有输出端均为低电平。同时配合其它电路的改进，可完全保证在上电过程中继电器不动作。附图说明图I是本设计电路原理框图；图2是CPU单元电路连接图；图3是译码单元电路连接图；图4是驱动单元电路连接图。附图标记I-CPU单元,2-译码单元,3-驱动单元。具体实施方式参见图I :一种防止上电过程中继电器误动作电路，包括CPU单元I、译码单元2和驱动单元3，CPU单元I分别接于译码单元2和驱动单元3，译码单元2接于驱动单元3。所说的CPU单元I产生的复位信号直接输入驱动单元3 ；CPU单元I输出的继电器驱动信号通过数据总线输入驱动单元3 ；CPU单元I输出的地址译码控制信号输入译码单元2 ;译码单元2输出的译码信号a和译码信号b输入驱动单元3。参见图2、图3、图4 :所说CPU单元I是由芯片Ul组成的，芯片Ul为TMS320F2812，它的第84引脚、第88引脚、第152引脚、第156引脚、第158引脚和译码单元2相连接；它的第21引脚、第24引脚、第27引脚、第30引脚、第33引脚、第36引脚、第39引脚、第54引脚(低8位数据总线)、第160引脚和驱动单元3相连接。所说的译码单元2由芯片U2和U3组成，芯片U2为74LV138A，芯片U3为74LV32。芯片U2的第I飞引脚和CPU单元相连接；芯片U2的第15引脚和芯片U3的第I引脚相连接，芯片U2的第16引脚和芯片U3的第4引脚相连接，芯片U3的第2引脚、第5引脚和CPU单元I相连接;芯片U3的第3引脚(译码信号a引脚)、第6引脚(译码信号b引脚)和驱动单元3相连接。所说的驱动单元3由芯片U4和芯片U5组成，芯片U4和芯片U5为74LV273。芯片U4和U5的第3引脚、第4引脚、第7引脚、第8引脚、第13引脚、第14引脚、第17引脚、第18引脚(低八位数据总线)、第I引脚和CPU单元I相连接；芯片U4的第11引脚、芯片U5的第11引脚和译码单元2相连接。本设计方法还包括其它如供电电路等外围的常规电路。本设计方法的工作原理是在上电过程中，CPU单元I的复位端输出低电平，将驱动单元3中的74LV273输出清零，从而保证在上电过程中驱动不输出，不会引起继电器误动；在正常情况下，通过译码单元2控制驱动单元3输出，保证输出的正常。权利要求1.一种防止上电过程中继电器误动作电路，包括CPU单元(I)、译码单元(2)和驱动单元(3)，CPU单元(I)分别接于译码单元(2)和驱动单元(3)，译码单元(2)接于驱动单元(3)，其特征在于所述CPU单元(I)产生的复位信号直接输入驱动单元(3);CPU单元(I)输出的继电器驱动信号通过数据总线输入驱动单元(3) ;CPU单元(I)输出的地址译码控制信号输入译码单元(2);译码单元(2)输出的译码信号a和译码信号b输入驱动单元(3)； 其中所述译码单元(2)由芯片U2和芯片U3组成，芯片U2的型号为74LV138A，芯片U3的型号为74LV32，芯片U2的第I飞引脚和CPU单元相连接；芯片U2的第15引脚和芯片U3的第I引脚相连接，芯片U2的第16引脚和芯片U3的第4引脚相连接，芯片U3的第2引脚、第5引脚和CPU单元(I)相连接；芯片U3的第3引脚、第6引脚和驱动单元(3)相连接。2.根据权利要求I所述的一种防止上电过程中继电器误动作电路，其特征在于所述的驱动单元(3)由芯片U4和芯片U5组成，芯片U4和芯片U5为74LV273 ;芯片U4和U5的第3引脚、第4引脚、第7引脚、第8引脚、第13引脚、第14引脚、第17引脚、第18引脚、第I引脚和CPU单元(I)相连接；芯片U4的第11引脚、芯片U5的第11引脚和译码单元(2)相连接。专利摘要本技术涉及一种防止上电过程中继电器误动作电路。在电力系统继电保护装置中，在上电过程中，由于此时CPU还没有正常工作，其IO引脚为不确定状态，经过驱动后容易引起继电器误动。本技术的译码单元中的驱动芯片选用了74LV273，74LV273是一个带复位端的D触发器，在上电过程中，可将CPU的复位引脚和74LV273的复位引脚进行连接，这样在CPU没有工作前，74LV273复位引脚为低电平复位输出，不管此时输入信号状态和时钟状态如何，所有输出端均为低电平。本实用本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：贠国保，
申请(专利权)人：贠国保，
类型：实用新型
国别省市：