串行电压标识通信中的数据协商制造技术

串行电压标识通信中的数据协商。根据一些实施例，提供一种方法和系统以在与多个调压器电耦合的集成电路处发起通信，确定与处理器电耦合的、多个调压器中最慢的一个调压器，以与多个调压器中最慢的一个调压器相关联的第一速度向与处理器电耦合的多个调压器发送地址信息，确定与关联于地址信息的调压器相关联的第二速度，以及以与关联于地址信息的调压器相关联的第二速度发送分组的第二部分。

【技术实现步骤摘要】
串行电压标识通信中的数据协商计算机系统包括很多消耗大量功率的板载系统。在一些情形下，用户可能使用计算机系统执行某些任务，这些任务并不需要利用每个板载系统或者并不需要每个板载系统以全功率运行。在这种情形下，计算机系统可能希望通过将来自处理器的信号发送到与特定板载系统相关联的调压器来降低该特定板载系统的功率。在常规计算机系统中，每个调压器必须被配置成以处理器预先确定的设定频率与处理器通信。例如，如果处理器被配置成在25MHz的频率下通信，那么每个调压器必须以 25MHz通信。如果调压器不能以处理器的预先确定的频率通信，那么该调压器将不能与板载处理器通信。附图说明图1示出根据某些实施例的系统。图2示出根据某些实施例的方法。图3示出根据某些实施例的系统。图4示出根据某些实施例的分组。图5是根据某些实施例的信号的时序图。图6是根据某些实施例的信号的时序图。具体实施例方式现在参见图1，图中示出系统100的一个实施例。系统100可包括处理器 101 (例如，中央处理单元或集成电路)、多个调压器102/103/104/105、开漏串行电压标识 (SVID)数据总线106、SVID时钟总线107和开漏警报总线108。在一些实施例中，调压器 102/103/104/105可包括耦合到SVID数据总线106、SVID时钟总线107和警报总线108的任何从属设备。处理器101可经由SVID数据总线106、SVID时钟总线107和警报总线108电耦合到多个调压器102/103/104/105中的每一个。如其名称所示，SVID数据总线106和 SVID时钟总线107可助于处理器101与多个调压器102/103/104/105之间的串行通信。 在图1的一些实施例中，多个调压器102/103/104/105中的第一个调压器可在与该多个调压器102/103/104/105中的第二个调压器不同的频率下与处理器101通信。例如，调压器 VR-0102可在25MHz与处理器101通信，而调压器VR-I 103可在22MHz与处理器101通信。现在参见图2，图中示出方法200的一个实施例。根据一些实施例，方法200可助于同一串行总线上集成电路与具有不同的最大通信速度的调压器之间的通信。方法200可由诸如但并不限于图1的系统之类的系统来执行。在201处，通信可在与多个调压器电耦合的集成电路处发起。通信可经由SVID数据总线(例如互连)发起，并且发起通信可包括将SVID总线协议分组的第一位驱动(例如设置)至第一状态(例如零)。在一些实施例中，集成电路可包括计数器，并且发起通信可进一步包括初始化计数器(例如，将计数器置零)。在一些实施例中，在集成电路将计数器重置为零后，集成电路可将SVID总线协议分组的第一位驱动至第一状态(例如0)并开始递增计数器。例如，现在参见图4，集成电路可开始发送39位的协议分组，该分组包括两个起始位、一个数据协商位和36位的数据帧。 集成电路可驱动并使第一位在第一状态保持与集成电路的数据率相关联的一段时间，然后等待直至与集成电路耦合的每个调压器将第一位驱动到第二状态(例如1)。在一些实施例中，集成电路可将SVID数据总线上的第一位释放到第二状态。为了说明起见，并且为了有助于理解本说明书中的特征，现在将介绍一个实例。该实例并不旨在限制权利要求的范围。例如，参见图1，处理器101可支持25MHz的最大数据率，VR-O 102可与处理器101以25MHz通信，VR-I 103可与处理器以22MHz通信，VR-2 104 可与处理器以20MHz通信，并且VR-3105可与处理器以15MHz通信。包括计数器的处理器 101可将计数器置零。以25MHz的数据率通信的处理器101可通过将SVID总线协议分组的第一位驱动至低(例如，将SVID数据总线设置为低)在SVID数据总线上发起该协议分组， 并且响应于将该位驱动至低，每个调压器VR-0/VR-1/VR-2/VR-3可使SVID数据总线在与其特定数据率相关联的一段时间内保持为低。处理器101可使SVID数据总线在与25MHz (即， 1/25 μ s是与对应于25MHz的信号周期相等的一段时间)相关联的一段时间内保持为低。返回参见图2，在202处，可确定与多个调压器的第一调压器相关联的第一速度， 其中多个调压器的第一调压器比多个调压器的第二调压器慢并且该多个调压器与集成电路电耦合。确定速度可包括经由处理器监控SVID总线以确定与多个调压器相关联的最大数量的时钟周期(即时间)，以在将SVID总线协议的第一位释放到第二状态(例如1)之前使该第一位保持在第一状态(例如0)。计数器可确定时钟周期的数目。在一些实施例中，一旦每个调压器将SVID数据总线驱动到第二状态(例如，将协议分组的第一位设置为1或者将协议分组的第一位设置为高)，计数器则可停止递增并且与最慢的调压器相关联的速度可被确定。在一些实施例中，响应于处理器驱动SVID总线协议的第一位到第一状态(例如，保持SVID总线低)，每个调压器也可使SVID总线协议的第一位在第一状态(例如，SVID总线低)保持与其特定数据率相关联的一段时间并且随后可释放该总线(例如，SVID总线协议的第一位被释放到1)。一旦SVID数据总线被释放(例如，SVID总线协议的第一位被设置为1)，计数器可停止递增并且与调压器相关联的最慢的速度可被确定。继续以上实例，现在参见图5，处理器可停止将SVID数据总线保持在零并且可在 T1时间之后释放该总线。在一些实施例中，处理器可试图在T1时间之后将SVID数据总线驱动为高(例如，将协议分组的第一位设置为1)。在一些实施例中，时间Tl可与处理器的数据率相关联。因为VR-O是调压器中最快的(例如，以比其它调压器更高的频率运行)， VR-O将是第一个停止将SVID数据总线保持在0的调压器，并且将是第一个试图将SVID数据总线置为1的调压器。这被示为时间T2。接下来，VR-I可试图在时间T3之后将SVID数据总线置为1，因为VR-I比VR-O慢但比VR-2快。接下来，VR-2将试图在时间T4将SVID 数据总线置为1。最后，VR-3将试图在时间T5之后将SVID数据总线置为1。在时间T5，处理器可确定所有的调压器都已经停止将SVID数据总线保持在0并且都已经将SVID数据总线置为1，并且处理器将指令计数器停止递增。此时，计数器已计数了 1500万个时钟周期。 处理器随后可基于计数器来确定最慢的速度。根据该实例，所确定的速度为15MHz，其为与调压器VR-3相关联的速度。在T1的结尾与T5的结尾之间的时间段期间，如501所示，SVID 数据总线可由VR-0、VR-1、VR-2和VR-3三态化(tristated)。在203处，地址信息可在第一速度下发送到与集成电路电耦合的多个调压器。在一些实施例中，地址信息可包括SVID总线协议分组的地址字段，其中该地址字段与调压器的地址(即被寻址的调压器)相关联。再次继续以上实例，在处理器确定调压器VR-0/VR-1/VR-2/VR-3的最慢速度(即 15MHz)之后，处理器可通过利用与特定调压器相关联的地址对SVID总线协议分组进行寻址来发起与该特定调压器的通信。例如，处理器可通本文档来自技高网...

【技术保护点】
１．一种方法，包括：在与多个调压器电耦合的集成电路处发起通信；确定与所述多个调压器的第一调压器相关联的第一速度，其中所述多个调压器的第一调压器比所述多个调压器的第二调压器慢，并且所述多个调压器与所述集成电路电耦合；以所述第一速度将地址信息发送到与所述集成电路电耦合的所述多个调压器；确定与关联于所述地址信息的调压器相关联的第二速度；以及以所述第二速度与关联于所述地址信息的所述调压器通信。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：W·卡莱帕克，J·艾耶，E·斯坦福，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US