一种1394总线的故障注入装置及方法，属于电子测试领域，本发明专利技术为解决现有技术的测试方法没有综合考虑故障模式各方面因素，因此其评价结果准确性差的问题。本发明专利技术的FPGA的逻辑保存输入输出端与EEPROM的输入输出端相连，FPGA的数据缓冲输入输出端与SRAM的输入输出端相连，FPGA的第一1394芯片输入输出端与第一物理层接口芯片的第一输入输出端相连，第一物理层接口芯片的第二输入输出端为第一1394总线接口，FPGA的第二1394芯片输入输出端与第二物理层接口芯片的第一输入输出端相连，第二物理层接口芯片的第二输入输出端为第二1394总线接口，FPGA通过RS232串行总线与宿主机相连。
【技术实现步骤摘要】
本专利技术涉及，属于电子测试领域。
技术介绍
随着电子技术的迅速发展、电子设备可靠性要求的提高，测试性成了新的研究点。 测试性的内涵主要包括自动测试设备(ATE)和机内测试(BIT)两个方面。BIT是指系统或设备内部提供的检测和隔离故障的能力，为了评价BIT是否达到测试性设计指标要求，就必须对BIT的能力进行验证，而故障注入技术则是验证BIT测试性指标的有效手段。故障注入技术通过人为引入故障，观察BIT检测、隔离故障的能力，从而验证系统的测试性指标是否符合设计要求，并根据测试结果系统的设计做出改进。IEEE 1394前身是1986年由苹果电脑(Apple)公司起草的一项技术，苹果公司称其为火线(FireWire)，1995年IEEE正式把它作为一种工业标准公布，官方名称为高性能串行总线IEEE 1394-1995标准。2000年IEEE协会又公布了针对IEEE 1394-1995标准的修订版——IEEE 1394a。目前最新的版本是2002年推出的IEEE 1394b标准。但现有技术的测试方法没有综合考虑故障模式的完整性、注入的通用性、有效性和实用性等各方面因素，因此其评价结果准确性差。
技术实现思路
本专利技术目的是为了解决现有技术的测试方法没有综合考虑故障模式的完整性、注入的通用性、有效性和实用性等各方面因素，因此其评价结果准确性差的问题，提供了一种 1394总线的故障注入装置及方法。本专利技术所述一种1394总线的故障注入装置，它包括1394故障注入器和宿主机， 1394故障注入器包括FPGA、第一物理层接口芯片、第二物理层接口芯片、SRAM和EEPR0M，FPGA的逻辑保存输入输出端与EEPROM的输入输出端相连，FPGA的数据缓冲输入输出端与SRAM的输入输出端相连，FPGA的第一 1394芯片输入输出端与第一物理层接口芯片的第一输入输出端相连，第一物理层接口芯片的第二输入输出端为第一 1394总线接口， FPGA的第二 1394芯片输入输出端与第二物理层接口芯片的第一输入输出端相连，第二物理层接口芯片的第二输入输出端为第二 1394总线接口，FPGA通过RS232串行总线与宿主机相连。基于所述一种1394总线的故障注入装置的故障注入方法，该方法包括以下步骤步骤一、宿主机接收用户的输入命令，并将故障注入命令和故障参数发送给故障注入器；宿主机发送给故障注入器的故障注入命令和故障参数的形成过程为步骤11、用户界面模块接收用户输入的故障注入命令和参数，并发送给参数收集模块；步骤12、参数收集模块将收集到的故障注入命令和参数发送给故障注入模块；步骤13、故障注入模块识别故障注入的命令和参数，并将其转化成数据流分别传输给通信模块和数据分析模块；步骤14、通信模块通过RS232串行总线将故障注入命令和参数发送给1394故障注入器，进行故障注入。步骤二、故障注入器将数据返回给宿主机，获取故障注入结果。故障注入结果的获取过程为 步骤21、通信模块接收1394故障注入器的反馈数据，并发送给结果回收模块；步骤22、数据分析模块接收结果回收模块的发送的反馈数据，并和故障注入模块发送的故障注入的命令和参数进行对比分析，来验证故障注入的正确性，获取故障注入结^ ο本专利技术的优点本专利技术是用来对IEEE 1394总线的BIT、ATE等进行实验验证。通过人为地将故障引入到IEEE 1394总线上，并观察、分析总线系统在被注入故障情况下的行为，为测试性实验提供定性或定量的评价结果，获取的评价结果准确。附图说明图1为本专利技术所述一种1394总线的故障注入装置的结构示意图；图2为FPGA的结构示意图；图3是宿主机的结构示意图；图4是FPGA与第一物理层接口芯片或第二物理层接口芯片的连接结构示意图；图5是本专利技术所述的一种1394总线的故障注入方法的流程图；图6是宿主机发送给故障注入器的故障注入命令和故障参数的形成过程的流程图；图7是故障注入结果的获取过程的流程图。 具体实施例方式具体实施方式一下面结合图1说明本实施方式，本实施方式所述一种1394总线的故障注入装置，它包括1394故障注入器和宿主机6，1394故障注入器包括FPGA1、第一物理层接口芯片2、第二物理层接口芯片3、SRAM4和EEPR0M5，FPGAl的逻辑保存输入输出端与ΕΕΗ 0Μ5的输入输出端相连，FPGAl的数据缓冲输入输出端与SRAM4的输入输出端相连，FPGAl的第一 1394芯片输入输出端与第一物理层接口芯片2的第一输入输出端相连，第一物理层接口芯片2的第二输入输出端为第一 1394总线接口，FPGAl的第二 1394芯片输入输出端与第二物理层接口芯片3的第一输入输出端相连，第二物理层接口芯片3的第二输入输出端为第二 1394总线接口，FPGAl通过RS232串行总线与宿主机6相连。本专利技术的ΙΕΕΕ1394总线的故障注入装置在实际使用时，通过两个1394总线接口串联接入到1394串行总线中，在不注入故障的情况下，能够在物理层将1394总线上的数据进行接收、缓存和转发，使总线两端的设备能完成正常的总线通讯。同时，还可以向总线引入不同类型的故障。总线上基本的故障类型包括物理故障和通信协议故障。物理故障与总线电气特性有关。IEEE 1394采用差分传输线，每个端口都有一个控制模块负责逻辑信号与物理双绞线信号(TPA和TPB)信号间的相互转换，而1394的物理双绞线最长可能达100 米，传输线会受到周围环境的电气干扰。正因为如此，传输线上可能出现的电气故障模式包括传输线之间的电压不稳或是电压超过了额定范围。同时，总线硬件固有的故障模式包括信号开路、跳变、恒定为1或0。通信协议故障与总线协议相关，具体包括信号数据包 丢失、损坏，传输延迟超标，缓冲区溢出等等。综合考虑故障模式的完整性、注入的通用性、有效性和实用性等各方面因素，本专利技术所能注入的故障为通信协议故障。本专利技术包含两个部分宿主机6和故障注入器，宿主机6中安装控制软件，故障注入器为实现注入的硬件，宿主机6的控制软件给用户提供友好的人际交互界面，可以接受用户的输入(鼠标、键盘等)，并向故障注入器发送故障注入命令和参数来控制故障注入过程。故障注入命令包括注入开始、暂停和结束等；故障参数则包括故障持续时间、故障间隔时间、故障类型、故障注入时刻等。同时，宿主机端控制软件还接受故障注入器的反馈，以获得故障注入结果、总线系统状态等相关信息并以图表的形式显示。故障注入器是本专利技术的核心，提供了故障注入机制。注入器在宿主机的控制下，可以进行1394总线数据的接收、缓存和转发，还可以进行故障注入，使数据包丢失、损坏或者延迟。故障注入器从硬件上分为四个部分。FPGA及其外围电路。主要包括一片大容量高速FPGAl作为处理核心，FPGAl的逻辑保存在一片EEPR0M5中，并配备了大容量SRAM4作为大量数据缓冲。1394接口芯片。主要包括第一物理层接口芯片2和第二物理层接口芯片3，完成数字信号/物理双绞线信号的转换、数据传输、设备连接和移除的监测，速度信号、挂起和恢复信号的传输等。通信网络。定义故障注入器和宿主机的数据交换接口，常见的方式有RS232、USB 和以太网等。在本专利技术中使用RS232方式。具体实施方式二 下面结合图2说明本实施本文档来自技高网...
【技术保护点】
１．一种１３９４总线的故障注入装置，其特征在于，它包括１３９４故障注入器和宿主机（６），１３９４故障注入器包括ＦＰＧＡ（１）、第一物理层接口芯片（２）、第二物理层接口芯片（３）、ＳＲＡＭ（４）和ＥＥＰＲＯＭ（５），ＦＰＧＡ（１）的逻辑保存输入输出端与ＥＥＰＲＯＭ（５）的输入输出端相连，ＦＰＧＡ（１）的数据缓冲输入输出端与ＳＲＡＭ（４）的输入输出端相连，ＦＰＧＡ（１）的第一１３９４芯片输入输出端与第一物理层接口芯片（２）的第一输入输出端相连，第一物理层接口芯片（２）的第二输入输出端为第一１３９４总线接口，ＦＰＧＡ（１）的第二１３９４芯片输入输出端与第二物理层接口芯片（３）的第一输入输出端相连，第二物理层接口芯片（３）的第二输入输出端为第二１３９４总线接口，ＦＰＧＡ（１）通过ＲＳ２３２串行总线与宿主机（６）相连。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘宏伟，舒燕君，董剑，左德承，杨孝宗，吴智博，温东新，张展，周海鹰，罗丹彦，苗百利，钱军，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：93
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。