【技术实现步骤摘要】
一种高精度时间戳的获取方法、系统、设备及存储介质
[0001]本专利技术的实施方式涉及计算机系统领域,更具体地,本专利技术的实施方式涉及一种高精度时间戳的获取方法
、
系统
、
设备及存储介质
。
技术介绍
[0002]本部分旨在为权利要求书中陈述的本专利技术的实施方式提供背景或上下文
。
此处的描述不因为包括在本部分中就承认是现有技术
。
[0003]时延是网络测试的重要参数,而时间戳
(timestamp
)机制是时间同步和时延测试的关键要素之一
。
图1显示了时延测试的一个常见实例流程
。
发送方和接收方均采用
400M
时钟产生时间戳,对应
2.5ns
的时戳精度,而
FPGA
的网络包发送逻辑运行在
350MHz
,所以为了处理跨时钟域的问题,
400M
的时钟所产生的时戳会经过一个异步
FIFO
,再被
350M
的发送逻辑使用
。
每个网络包被发送的时候,取出相应的时戳,内嵌到网络包当中,在接收端,接收逻辑取出发送时刻的时戳
t1,
再得到包接收时刻的时间
t2,
通过
t2
‑
t1
即可得到网络包的延迟
。
很明显,时延测试的精度取决于时间戳的精度
。
[000
【技术保护点】
【技术特征摘要】
1.
一种高精度时间戳的获取方法,其特征在于,包括:采用
400M
时钟的产生4路时间戳,并采用
350M
时钟进行异频采样;在所述4路时间戳的编码上增加格雷码,得到格雷码编码;由所述格雷码编码确定时间戳
。2.
如权利要求1所述的高精度时间戳的获取方法,其特征在于,所述采用
400M
时钟的产生4路时间戳,包括:通过
FPGA
的锁相环
PLL
产生出
400M
时钟的4个不同相位的基准时钟,相位分别偏差0度
、90
度
、180
度和
270
度;四路基准时钟分别驱动四个二进制计数器,产生四路时间戳,每路时间戳的分辨率为
2.5ns
,相位也相应相差0度
、90
度
、180
度和
270
度
。3.
如权利要求1所述的高精度时间戳的获取方法,其特征在于,所述在所述4路时间戳的编码上增加格雷码,得到格雷码编码,包括:在所述4路时间戳的编码上均增加一个格雷码,得到4路时间戳对应的格雷码编码
。4.
如权利要求1所述的高精度时间戳的获取方法,其特征在于,所述由所述格雷码编码确定时间戳,包括:由四路格雷码编码确定当前时间戳对应的格雷码编码;由所述格雷码编码转换为当前时间戳
。5.
如权利要求4所述的高精度时间戳的获取方法,其特征在于,所述由四路格雷码编码确定当前时间戳对应的格雷码编码,包括:当四路格雷码编码为
N
’
,N
‑1’
,N
‑1’
,N
‑1’
时
,
当前的时间戳为
(N
‑1’
)
;当四路格雷码编码为
N
’
,N
’
,N
‑1’
,N
‑1’
,
那么当前的时间戳为
(N
‑1’
+1/4)
...
【专利技术属性】
技术研发人员:沈文博,
申请(专利权)人:江苏信而泰智能装备有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。