可编程逻辑器件集成电路上用于高速串行数据发射机的串行化器电路制造技术

用于一可编程逻辑器件（ＰＬＤ）或类似装置上的高速串行数据发射机电路的串行化器电路，其包含将具有任一数据宽度的并行数据转换为串行数据的电路。该串行化器电路还可以工作在一宽频率范围内的任一频率上，并可以利用参考时钟信号，该参考时钟信号具有与并行数据速率和／或串行数据速率相关的多种关系中的任一关系。该电路在各个方面都是可配置／重配置的，其中至少一些配置／重配置是可以动态控制的（即，在ＰＬＤ的用户模式工作期间）。

【技术实现步骤摘要】

【技术保护点】
一种可编程逻辑器件ＰＬＤ上的串行化器电路，包括：并行数据源；第一多路复用器电路，其接收来自所述并行数据的偶数位位置的位，并将这些偶数位逐一连续输出；第二多路复用器电路，其接收来自所述并行数据的奇数位位置的位，并将这些位逐一连续输出；以及第三多路复用器电路，其接收所述第一和第二多路复用器电路输出的连续位，并交替输出来自所述第一和第二多路复用器电路的这些位。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：TT源，T德兰，SY舒马拉耶夫，A扎利兹尼亚克，S王，R温卡塔，C李，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：US[]