在本发明专利技术的一个实施例中，装置（１０）包括用于接收以地址信号和数据信号为形式的中断请求信号（４４）的地址和数据端口（１０４、１０６）。该装置（１０）也包括用于接收至少一些地址信号和数据信号并在解码逻辑电路（１２２）的若干解码输出线（１２４）之一提供解码信号的解码逻辑电路（１２２）。重定向表（１２８）包含一个根据解码信号被置位的“发送未决”位。在另一个实施例中，装置（１０）包括用于接收中断请求信号的专用中断端口（３８）。该装置（１０）也包括能接收以地址信号和数据信号（１１４，１１６）为形式的中断请求信号的地址和数据端口（１０４、１０６），以及根据接收的以地址信号和数据信号（１１４、１１６）为形式的中断请求信号在若干解码输出线（１２４）之一提供解码信号的解码逻辑电路（１２２）。（*该技术在2018年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及计算机系统中的中断。外围部件互连(PCI)局部总线规范(修订版2.1)(“PCI总线规范”)已经制定，用于定义PCI总线。PCI总线规范为总线上的设备定义了一种互连机制和传输协议。PCI规范不时受到补充和修改。然而，PCI规范的指导原则是后向兼容的原则，按照这个原则，较新的PCI系统将支持较老的PCI外围设备。计算机系统中，包括输入和/或输出(I/O)外围设备在内的各种设备都会寻求中断处理器。当涉及到PCI总线时，这种设备有时被称作PCI代理。要中断处理器，PCI代理可以向中断控制器发送一个或多个中断请求信号INTA#、INTB#、INTC#或INTD#。中断控制器的响应是向处理器提供中断消息。中断控制器是通过中断输入引线接受中断请求信号的。中断输入引线有时被称为中断请求(IRQ)引线，是通过IRQ线与PCI总线相连的。在外围设备与中断控制器之间可以有个中断路由器。中断控制器所接收的中断信号有两类信令语义(signalingsemantics)(1)边沿触发中断语义；(2)电平触发中断语义。就边沿触发中断来说，每次在中断输入引线检测到边沿(例如正向边沿)时，中断控制器就触发一个中断事件。边沿触发中断的问题是，中断控制器可能会遗漏第二个中断的边沿－如果它是在第一个中断被服务之前发生的话。所以，在采用边沿触发中断时，一般只将一个外围设备与中断输入引线相连。就电平触发中断来说，中断输入引线上的某特定逻辑电压电平(例如逻辑高电压)导致中断控制器触发一个中断事件。在采用电平触发中断时，可以有一个以上的外围设备向一个输入引线提供中断请求信号。然而，中断输入引线上由多个外围设备提供的电压电平与仅由一个外围设备提供的电压电平是不同的。所以，中断控制器不是仅仅通过检测中断输入引线上的电压电平就能确定有多少外围设备在提供中断请求信号。根据检测到的中断输入引线上该特定电平的变化，要向处理器发送中断消息，并将中断控制器中I/O重定向表中的一个状态位置位。该状态位在中断控制器收到中断结束(EOI)信号时被复位。如果在收到EOI之后，在中断输入端口上仍然能检测到具有该特定电平的中断信号，就向处理器发送另一个中断消息。中断控制器具有数量有限的中断输入引线。在当前技术条件下，向计算机系统添加更多的外围设备时，需要增加中断输入引线的数量，否则外围设备就需要等待更长的时间才能得到中断服务。所以，需要一种改进的系统来从外围设备向处理器提供中断请求。在本专利技术一个实施例中，一个装置包含用来接收以地址信号和数据信号为形式的中断请求信号的地址与数据端口。该装置也包含解码逻辑电路，用来接收至少一些地址信号和数据信号并在解码逻辑电路的若干解码输出线的其中之一上提供解码信号。一个重定向表包含一个“发送未决”位，该位是根据解码信号被置位的。通过以下所作的详细说明和本专利技术实施例的附图，将能更全面地理解本专利技术，不过，这些说明和附图不应被用来将本专利技术限定在所说明的特定实施例，而应被认为只是为了方便解释和理解。附图说明图1是按照本专利技术一个实施例的一个包含主桥接器(hostbridge)的计算机系统的框图表示。图2是图1的系统中的主桥接器一个实施例的框图表示。图3是图1的系统中的中断控制器一个实施例的框图表示。图4是图2和3的I/O重定向表中“发送未决”位和相关电路一个实施例的框图表示。图5是一个示例性外围设备的框图表示。图6是图1的系统中的主桥接器另一个实施例的框图表示。参看图1，计算机系统10包括处理器12、主桥接器16和可以按照PCI规范实现的I/O总线20。处理器12包括中断控制器24，它可以是个可提前编程的中断控制器(APIC)。处理器12与主桥接器16通过处理器总线26和串行总线28相连，串行总线可以是APIC串行总线。在有些实施例中，主桥接器16被称为北桥接器(NorthBridge)，处理器总线26被称为前端总线(front side)或并行总线。串行总线28可以从主桥接器16中的中断控制器34向中断控制器24提供中断消息。中断控制器34可以是个APIC。串行总线28可以包含两路数据导线和一路时钟信号导线，也可以从处理器12向中断控制器34提供信号，诸如中断结束(EOI)信号。在多处理器系统中，串行总线28也可按照已知技术在最低优先级中断目的地仲裁中使用。主桥接器16包括通过其从中断请求线40接收中断请求信号(例如IRQ信号)的专用中断(例如IRQ)端口38。中断端口38可以是引线，其它结构，或者就是导线。中断控制器34从端口38接收中断请求信号。在一个实施例中，将中断端口38视为中断控制器34的一部分(因此也是主桥接器16的一部分)。在另一个实施例中，将中断端口38视为主桥接器16的一部分，但不是中断控制器34的一部分。只要中断控制器38接收到中断请求信号，这种差别就不重要。主桥接器16也包括地址、数据和其它端口42，通过其从地址、数据和其它线路44接收或向地址、数据和其它线路44提供地址、数据和其它信号。端口42可以是引线，其它结构，或者就是导线。端口38和42可以就是线路40和44的简单延续。中断控制器34接收通过端口42的至少一些地址、数据和/或其它信号。在端口42所接收到的地址、数据和其它信号的一些或全部，在主桥接器16或其它地方用于中断以外的各种目的。线路40和44以及本文所述的各种其它线路，可以是常规的导线(conductor traces)，或者是各种其它形式的导线。根据本专利技术实施例，可将线路40和44视为是总线20的一部分或是独立于总线20。系统10包括可以通过向中断控制器34提供中断请求信号来中断处理器12的外围设备。图1中表示了外围设备和相关互连的例子。外围设备50通过中断线62并通过地址、数据和其它线路64与I/O总线20相连。要中断处理器12，外围设备50就在中断线62上提供中断请求信号(例如INTA#)。中断请求信号通过总线20和中断线40被传送到中断端口38。中断控制器34对中断请求信号的响应是，向处理器12或另一个处理器(图1中未予示出)提供适当的中断消息。外围设备52通过地址、数据和其它线路68(但不通过中断线)与I/O总线20相连。要中断处理器12，外围设备52在地址、数据和其它线路68上提供中断请求信号。在下文详细讨论的本专利技术一个实施例中，中断请求信号涉及一个PCI写周期(write cycle)。中断请求信号通过总线20和地址、数据和其它线路44被传送。中断控制器34对中断请求信号的响应是，向处理器12或另一个处理器(在图1中未予示出的多处理器系统的情况下)提供适当的中断消息。相应地，主桥接器16可以根据来自两类外围设备的中断请求信号向处理器12或另一个处理器提供中断消息。第一类的外围设备(例如外围设备50)通过专用中断线提供中断请求信号(例如INTA#)。中断请求信号由中断控制器34通过中断端口38接收。第二类的外围设备(例如外围设备52)例如通过地址和数据线提供中断请求信号(例如包含一个PCI写周期)。中断请求信号由中断控制器34通过地址、数据和其它线路44接收。外围设备54、56和58表示外围设备与总线20之间其它可能的接口。外围设备54通过适配器72与总线20相连。适本文档来自技高网...
【技术保护点】
一种装置，包含： 地址和数据端口，用于接收以地址信号和数据信号形式的中断请求信号； 解码逻辑电路，用于接收至少一些地址信号和数据信号并在该解码逻辑电路的若干解码输出线的至少之一提供解码的信号； 重定向表，该表中包含一个发送未决位，该位根据解码信号被置位。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：SS波罗夫斯基，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。