一种SOC电源管理电路制造技术

本实用新型专利技术公开了一种SOC电源管理电路，包括寄存器单元、驱动单元，其中，寄存器单元的输出Q连接驱动单元的输入；寄存器单元的输入连接外部的使能信号EN，当使能信号EN为高电平时，寄存器单元的输出Q为高电平，驱动单元控制VDDA电源向用电模块供电；寄存器单元接收用电模块输出的SHUTDOWN信号，当使能信号EN为低电平、SHUTDOWN信号为高电平时，输出Q为低电平，驱动单元控制VDDA电源停止向用电模块供电。本实用新型专利技术利用SOC系统的用电模块发出信号关闭自身的电源，有效降低功耗。

A SoC Power management circuit

The utility model discloses a SoC Power management circuit, which comprises a register unit and a drive unit, wherein the output Q of the register unit is connected with the input of the drive unit; the input of the register unit is connected with the external enable signal en, when the enable signal en is high, the output Q of the register unit is high, and the drive unit controls the vdda power supply to the power consumption module; the register unit controls the vdda power supply to the power consumption module The unit receives the shutdown signal output by the power consumption module. When the enable signal en is low level and the shutdown signal is high level, the output Q is low level, and the drive unit controls the vdda power supply to stop supplying power to the power consumption module. The utility model uses the electric module of the SOC system to send signals to turn off its own power supply, effectively reducing power consumption.

【技术实现步骤摘要】
一种SOC电源管理电路
本技术属于芯片
，更具体地说，涉及一种SOC电源管理电路。
技术介绍
在SOC设计中，由于芯片规模不断变大，线宽不断变小，其漏电流变得十分可观。同时，由于功能模块的增多，暂不使用的模块也变得很多，也会消耗很多电流，让超低功耗设计变得困难。如何可靠便捷地开启与关闭暂不使用的模块，并使之功耗最低，变得日益重要。如公开日为2012年7月4日，公开号为“CN102545574A”，专利名称为“一种SOC芯片的低功耗电源网络设计方法”的专利提出了一种解决办法，通过控制电源器件，完成芯片不同电源网络开启和关断的控制，以降低芯片复位电流。又如公开日为2018年5月29日，公开号为“CN108089689A”，专利名称为“一种小型SOC超低功耗控制电路与方法”的专利提出了另一种解决办法，通过设置低功耗控制模块在SOC系统需要进入空闲状态时，在硬件上通过低功耗控制模块将逻辑电路系统供电端的电压值降低至只能保持逻辑电路系统中的数据状态，同时关闭逻辑电路系统中的时钟源，从而消除逻辑动态功耗，并将漏电功耗降到最低。不同于上述的解决方案，对于SOC系统中功耗过大的问题，本技术提供了另一种思路的解决办法。
技术实现思路
1.要解决的问题针对现有技术中的SOC系统的功耗过大的问题，本技术提供一种SOC电源管理电路。2.技术方案为了解决上述问题，本技术所采用的技术方案如下：一种SOC电源管理电路，用于控制用电模块的供电，包括寄存器单元、驱动单元，其中，所述寄存器单元的输出Q连接驱动单元的输入；所述寄存器单元的输入连接外部的使能信号EN，当使能信号EN为高电平时，寄存器单元的输出Q为高电平，所述驱动单元控制VDDA电源向用电模块供电；寄存器单元接收用电模块输出的SHUTDOWN信号，当使能信号EN为低电平、SHUTDOWN信号为高电平时，输出Q为低电平，所述驱动单元控制VDDA电源停止向用电模块供电。当开启用电模块时，外部使能信号EN为高电平，寄存器单元的输出Q为高电平，该输出信号Q经过驱动单元后VDDA通电，为用电模块供电；当关闭用电模块时，外部使能信号EN为低电平，寄存器单元的输出Q保持高电平状态，这时用电模块产生SHUTDOWN信号，将寄存器单元的输出Q变为低电平，低电平经过驱动单元后将电源VDDA变为低电平，用电模块断电。进一步地，本技术还包括复位单元，所述复位单元用于比较VDDA电源的电压与基准电压的大小，当VDDA电源的电压低于基准电压时，复位单元产生复位信号给用电模块，所述用电模块复位；当VDDA电源的电压高于基准电压后，复位单元不输出复位信号，用电模块进入正常工作状态。进一步地，所述复位单元包括电压比较器C，所述电压比较器C的输入连接VDDA电源和基准电压模块，输出连接用电模块。刚开始供电的时候，VDDA开始输出电压但电压处于爬升阶段时，VDDA输出的电压低于基准电压，此时VDDA不能正常供电，电压比较器C输出复位信号给用电模块对其进行复位；当VDDA的电压处于稳定可正常供电的状态时，VDDA的电压高于基准电压，此时电压比较器C就不再输出复位信号，用电模块开始正常的工作状态。进一步地，所述寄存器单元包括延时滤波电路BUF1、反相器INV2和INV3、NMOS管N2和N3，外部使能信号EN连接延时滤波电路BUF1的输入端，延时滤波电路BUF1的输出端连接NMOS管N3的栅极，NMOS管N3的源极接地，其漏极分别接反相器INV2的输入和反相器INV3的输出，反相器INV2的输出一方面接反相器INV3的输入，另一方面还同时连接NMOS管N2的漏极以及驱动单元的输入，NMOS管N2的源极接地，其栅极接收用电模块输出的SHUTDOWN信号。当开启用电模块时，使能信号EN置高电平，经过延时滤波电路BUF1将NMOS管N3打开，NMOS管N3的漏极输出低电平，然后经过反相器INV2，INV2的输出Q为高电平，然后再经过反相器INV4以及PMOS管P1和NMOS管N1组成的非门，输出高电平将电源VDDA打开，电源VDDA和基准电压模块的电压同时给电压比较器C，刚开始供电的时候，VDDA开始有电压但电压处于爬升阶段时，VDDA输出的电压低于基准电压，此时VDDA不能正常供电，电压比较器C输出复位信号给用电模块对其进行复位；当VDDA的电压处于稳定可正常供电的状态时，VDDA的电压高于基准电压，此时电压比较器C就不再输出复位信号，用电模块开始正常的工作状态。当关闭用电模块完成相应功能后，可通过SHUTDOWN信号，关闭自己的电源，达到降低功耗的效果。具体过程为：使能信号EN先置低电平，此时经过延时滤波电路BUF1后输出的信号还是低电平，NMOS管N3关闭，反相器INV3由于其寄存器功能依然输出低电平信号，该低电平信号经过反相器INV2后输出Q还是高电平；这时用电模块产生SHUTDOWN信号，NMOS管N2导通，INV2的输出Q被强制变为低电平，低电平依次经过反相器INV4和PMOS管P1和NMOS管N1组成的非门之后输出低电平，将电源VDDA关闭，用电模块断电。在本技术中，反相器INV2和INV3为输出驱动较弱的反相器，这样在反相器INV2的输出Q为高电平时，由于NMOS管N2导通后漏极输出为低电平，可以将INV2的输出Q强制变为低电平，在使能信号EN为高电平时，NMOS管N3可以强制把反相器INV3的输出拉低；当关断信号SHUTDOWN为高电平时，NMOS管N2可以强制把反相器INV2的输出拉低，如果反相器INV2和INV3输出驱动较强的话，不仅无法实现需要的功能，而且会导致器件损坏。进一步地，所述驱动单元包括反相器INV4、PMOS管P1和NMOS管N1，其中，PMOS管P1的源极接电源，NMOS管N1的源极接地，反相器INV4的输出连接PMOS管P1和NMOS管N1的栅极，PMOS管P1和NMOS管N1的漏极相连后，作为VDDA电源的驱动信号；所述寄存器单元的输出Q连接反相器INV4的输入。当驱动单元的输出为高电平时，VDDA有电源输出；否则，无电源输出。进一步地，所述驱动单元包括反相器INV4、PMOS管P1和NMOS管N1，其中，PMOS管P1的源极接电源，NMOS管N1的源极接地，反相器INV4的输出连接PMOS管P1和NMOS管N1的栅极，PMOS管P1和NMOS管N1的漏极相连后，作为VDDA电源的驱动信号；所述寄存器单元的输出Q连接反相器INV4的输入。在本技术中，用电模块指的是在一个电路系统中所有需要供电的工作模块。3.有益效果(1)本技术能够利用SOC系统的用电模块发出信号关闭自身的电源，有效降低整个SOC系统的功耗；(2)本技术结构简单，设计合理，易于制造。附图说明图1为本技术的模块框图；图2为本技术的运行状态示意图。具体实施方式下面结合具体实施例对本技术进一步进行描述。如图1和图2所示，本技术主要包括：寄存器单元、驱动单元和复位单元，其中寄存器单元包括反相器INV2和INV3、延时滤波电路BUF1、NMOS管N2和N3，外部使能信号EN连接延时滤波电路BUF1的输入端，延时滤波电路BUF1的输出端连接NMOS管N3的栅极，本文档来自技高网...

【技术保护点】
1.一种SOC电源管理电路，用于控制用电模块的供电，其特征在于：包括寄存器单元、驱动单元，其中，所述寄存器单元的输出Q连接驱动单元的输入；所述寄存器单元的输入连接外部的使能信号EN，当使能信号EN为高电平时，寄存器单元的输出Q为高电平，所述驱动单元控制VDDA电源向用电模块供电；寄存器单元接收用电模块输出的SHUTDOWN信号，当使能信号EN为低电平、SHUTDOWN信号为高电平时，输出Q为低电平，所述驱动单元控制VDDA电源停止向用电模块供电。

【技术特征摘要】
1.一种SOC电源管理电路，用于控制用电模块的供电，其特征在于：包括寄存器单元、驱动单元，其中，所述寄存器单元的输出Q连接驱动单元的输入；所述寄存器单元的输入连接外部的使能信号EN，当使能信号EN为高电平时，寄存器单元的输出Q为高电平，所述驱动单元控制VDDA电源向用电模块供电；寄存器单元接收用电模块输出的SHUTDOWN信号，当使能信号EN为低电平、SHUTDOWN信号为高电平时，输出Q为低电平，所述驱动单元控制VDDA电源停止向用电模块供电。2.根据权利要求1所述的SOC电源管理电路，其特征在于：还包括复位单元，所述复位单元用于比较VDDA电源的电压与基准电压的大小，当VDDA电源的电压低于基准电压时，复位单元产生复位信号给用电模块，所述用电模块复位；当VDDA电源的电压高于基准电压后，复位单元不输出复位信号，用电模块进入正常工作状态。3.根据权利要求2所述的SOC电源管理电路，其特征在于：所述复位单元包括电压比较器C，所述电压比较器C的输入连接VDDA电源和基准电压模块，输出连接用电模块。4.根据权利要求1、2或3所述的SOC电源管理电路，其特征在于：所述寄存器单元包括延时滤波电路BUF1、反相器INV2和INV3、NMOS管N2和N3，外部使能信号EN连...

【专利技术属性】
技术研发人员：杜凯，许达文，
申请(专利权)人：苏州神指微电子有限公司，
类型：新型
国别省市：江苏,32