一种半导体器件及制造方法技术

本申请公开了一种半导体器件及制造方法，该器件通过沟槽栅结构，沟槽底部沟道设置，纵向场板、纵向P‑N结构的双纵向RESURF技术，减少元胞漂移区尺寸，增加漂移区浓度，减少漂移区电阻，缩小元胞尺寸。该器件可以基于传统的分离槽栅MOS工艺或者单片集成BCD工艺技术实现，制造工艺简单，制造成本低。如此，本申请可以基于传统低成本制造技术，实现具有低导通电阻，高可靠性的双向耐压的MOS型开关器件。此外，本申请还公开了一种终端设备。

A Semiconductor Device and Its Manufacturing Method

【技术实现步骤摘要】
一种半导体器件及制造方法本申请要求于2018年06月28日提交中国专利局、申请号为201810689312.6、专利技术名称为“一种功率半导体器件及制造方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
本申请涉及半导体器件及半导体工艺
，尤其涉及一种功率半导体器件及制造方法。
技术介绍
功率半导体器件以功率金属氧化物半导体场效应晶体管(功率MOSFET，常简写为功率MOS)、绝缘栅双极晶体管(IGBT)以及功率集成电路(powerIC，常简写为PIC)为主。这些器件或集成电路能在很高的频率下工作，而电路在高频工作时能更节能、节材，能大幅减少设备体积和重量。尤其是集成度很高的单片片上功率系统(powersystemonachip，简写PSOC)，它能把传感器件与电路、信号处理电路、接口电路、功率器件和电路等集成在一个硅芯片上，使其具有按照负载要求精密调节输出和按照过热、过压以及过流等情况进行自我保护的功能。功率半导体器件
一直致力于在满足一定耐压下，减小功率半导体器件的单位面积导通电阻，减少芯片面积，降低器件功率损耗。
技术实现思路
有鉴于此，本申请提供了一种半导体器件及其制造方法，以减小半导体器件的单位面积导通电阻，减少芯片面积，降低器件功率损耗。可选的，该半导体器件为功率半导体器件。应当知道的是，该半导体器件的具体产品形态还可以是功率半导体器件之外的其他形态，此处不再限定。为了达到上述专利技术目的，本申请采用了如下技术方案：本申请的第一方面提供了一种功率半导体器件，包括：衬底；位于所述衬底一侧的外延层；位于所述外延层中的沟槽，所述沟槽内具有栅极，所述沟槽的内壁与所述栅极的外壁之间具有氧化层，位于所述沟槽两侧的漂移区；分别位于所述沟槽两侧的漂移区内的第一漏极和第二漏极；以及沟道，所述沟道位于所述沟槽底壁与所述衬底之间且邻近所述沟槽的槽底；其中，所述衬底、所述外延层和所述沟道的掺杂类型为第一类型，所述漂移区、所述第一漏极和所述第二漏极的掺杂类型为第二类型；所述第一类型和所述第二类型中，其中一个为P型，另一个为N型。可选的，该半导体器件包括多个并联的元胞。其中，每一个元胞的结构可以参见前述限定。也即该元胞可以包括衬底和外延层，以及位于该外延层内的沟槽、沟道和漂移区，进而还包括位于漂移区内的第一漏极和第二漏极。可以说，前述实施例限定的是位于该半导体器件内的一个元胞的结构。本申请第一方面提供的功率半导体器件为横向MOS型器件，该功率半导体器件为无源极的MOS结构，该源极区域的去除，有利于减小元胞尺寸，元胞尺寸的减小，有利于降低功率半导体器件的单位面积导通电阻。而且，该功率半导体器件为单沟道结构，该单沟道的设置，有利于减少沟道电阻，降低元胞导通电阻。此外，在该功率半导体器件中，场氧化层设置在外延层(器件本体)内部，形成体内纵向场板(纵向场氧化层)，而且，功率半导体器件中的漂移区和外延层形成体内纵向PN结(体内纵向二极管)。因此，本申请采用体内纵向场板以及体内纵向P/N结的双RESURF(ReducedSurfaceField，降低表面电场)技术，极大地减少了芯片面积。而且，相比常规LDMOS(LaterallyDiffusedMetalOxideSemiconductor，横向扩散金属氧化物半导体)技术，该器件体内纵向二极管的形成，使得该器件无表面强电场问题，无需表面场板技术，有利于减小漂移区的横向尺寸，进而减小元胞尺寸。此外，该器件采用纵向栅极场氧化层，利用电荷平衡机理，有利于提高漂移区的浓度，进而减小漂移区电阻，从而减小元胞导通电阻。综上，本申请第一方面提供的功率半导体器件能够减小功率半导体器件的单位面积导通电阻，减少芯片面积，降低器件功率损耗。可选的，所述沟槽的内侧壁与所述栅极的外侧壁之间具有第一氧化层，所述沟槽的槽底与所述栅极的底面之间具有第二氧化层。值得解释的是，所述栅极的底面朝向所述沟槽的槽底。具体的，所述第一氧化层为场氧化层、栅氧化层或既包括场氧化层又包括栅氧化层。进一步地，所述第二氧化层为栅氧化层。结合本申请的第一方面，在第一种可能的实现方式中，沿所述外延层的厚度方向(或沿所述沟槽的深度方向)，所述沟槽包括主体部和自所述主体部延伸出的且朝所述衬底凸出的凸出部。基于上述第一种可能的实现方式，能够在保证耐压阻断的前提下，降低元胞的导通电阻。结合本申请的第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述场氧化层包括位于所述主体部侧壁的的第一场氧化层和位于所述凸出部侧壁的第二场氧化层，所述第一场氧化层的厚度大于所述第二场氧化层的厚度。基于上述第二种可能的实现方式，能够在保证耐压阻断的前提下，降低元胞的导通电阻。结合本申请的第一方面的第二种可能的实现方式，在第三种可能的实现方式中，所述第一场氧化层厚度在至之间。基于上述第三种可能的实现方式，能够保证器件的耐压性能。结合本申请的第一方面的第一种至第三种任一可能的实现方式，在第四种可能的实现方式中，沿所述外延层的厚度方向，所述栅极包括第一部分和从所述第一部分向所述沟槽的底壁延伸的第二部分，所述第一部分的宽度大于所述第二部分的宽度。基于上述第四种可能的实现方式，可以提高半导体器件的性能。结合本申请的第一方面或上述任一可能的实现方式，在第五种可能的实现方式中，所述器件还包括本体电极，所述本体电极位于所述外延层内且靠近所述外延层的外表面，至少一个所述元胞位于所述本体电极围合的区域内。基于上述第五种可能的实现方式，能够提高功率半导体器件的元胞密度，进而提高其功率。结合本申请的第一方面或第一种至第四种任一可能的实现方式，在第六种可能的实现方式中，所述器件还包括本体电极和位于所述沟槽内且呈孤岛状的阱区，所述本体电极位于所述阱区内且靠近所述阱区的外表面，所述阱区的掺杂类型为所述第一类型。结合本申请的第一方面或上述任一可能的实现方式，在第七种可能的实现方式中，所述栅极、所述第一漏极和所述第二漏极的电极均引出到所述器件的外表面。基于上述第七种可能的实现方式，能够有利于半导体器件的小型化。结合本申请的第一方面或上述任一可能的实现方式，在第八种可能的实现方式中，所述第一漏极和所述第二漏极对称分布在所述沟槽的两侧。基于上述第八种可能的实现方式，能够提高半导体器件的双向耐压性能。结合本申请的第一方面的第六种可能的实现方式，在第九种可能的实现方式中，所述阱区的侧壁具有场氧化层。基于上述第九种可能的实现方式，能够提高半导体器件的耐压性能。结合本申请的第一方面或上述任一可能的实现方式，在第十种可能的实现方式中，所述栅极为多晶硅栅极。基于上述第八种可能的实现方式，能够提高半导体器件的性能，并降低制造成本。本申请的第二方面提供了一种终端设备，包括功率半导体器件和控制器，所述功率半导体器件为如上述任一种可能的实现方式所述的功率半导体器件，所述控制器用于控制所述功率半导体器件的导通和/或关断。本申请第二方面提供的终端设备具有上述功率半导体器件所述的相应的效果。本申请的第三方面提供了一种功率半导体器件的制造方法，包括：在衬底的一侧形成外延层；在所述外延层中形成沟槽，所述沟槽内具有栅极，所述沟槽的侧壁覆盖有场氧化层，所述沟槽底壁的特定区域覆盖有栅氧化层，所述特定本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：衬底；位于所述衬底一侧的外延层；位于所述外延层中的沟槽，所述沟槽内具有栅极，所述沟槽的内壁与所述栅极的外壁之间具有氧化层；位于所述沟槽两侧的漂移区；分别位于所述沟槽两侧的漂移区内的第一漏极和第二漏极；以及沟道，所述沟道位于所述沟槽底壁与所述衬底之间且邻近所述沟槽的槽底；其中，所述衬底、所述外延层和所述沟道的掺杂类型为第一类型，所述漂移区、所述第一漏极和所述第二漏极的掺杂类型为第二类型；所述第一类型和所述第二类型中，其中一个为P型，另一个为N型。

【技术特征摘要】
2018.06.28 CN 20181068931261.一种半导体器件，其特征在于，包括：衬底；位于所述衬底一侧的外延层；位于所述外延层中的沟槽，所述沟槽内具有栅极，所述沟槽的内壁与所述栅极的外壁之间具有氧化层；位于所述沟槽两侧的漂移区；分别位于所述沟槽两侧的漂移区内的第一漏极和第二漏极；以及沟道，所述沟道位于所述沟槽底壁与所述衬底之间且邻近所述沟槽的槽底；其中，所述衬底、所述外延层和所述沟道的掺杂类型为第一类型，所述漂移区、所述第一漏极和所述第二漏极的掺杂类型为第二类型；所述第一类型和所述第二类型中，其中一个为P型，另一个为N型。2.根据权利要求1所述的器件，其特征在于，所述沟槽的内侧壁与所述栅极的外侧壁之间具有第一氧化层，所述沟槽的槽底与所述栅极的底面之间具有第二氧化层，所述栅极的底面朝向所述沟槽的槽底，其中，所述第二氧化层为栅氧化层；所述第一氧化层为场氧化层或栅氧化层，或，所述第一氧化层既包括场氧化层又包括栅氧化层。3.根据权利要求1或2所述的器件，其特征在于，沿所述沟槽的深度方向，所述沟槽包括主体部和自所述主体部延伸出的且朝所述衬底凸出的凸出部。4.根据权利要求3所述的器件，其特征在于，所述沟槽内具有一个栅极，所述栅极包括位于所述凸出部的第一部分和位于所述主体部的第二部分，所述第一部分的外侧壁和所述凸出部的内侧壁之间的所述第一氧化层为栅氧化层，且所述第二部分的外侧壁和所述主体部的内侧壁之间的所述第一氧化层为场氧化层。5.根据权利要求4所述的器件，其特征在于，所述第一部分的宽度大于所述第二部分的宽度。6.根据权利要求3所述的器件，其特征在于，所述沟槽内具有两个相互电连通的栅极，其中一个栅极为上栅极，另一个栅极为下栅极，所述上栅极位于所述主体部，所述下栅极位于所述凸出部，所述下栅极的外侧壁与所述凸出部的内侧壁之间的所述第一氧化层为栅氧化层，所述上栅极的外侧壁和所述主体部的内侧壁之间的所述第一氧化层为场氧化层。7.根...

【专利技术属性】
技术研发人员：王怀锋，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44