改善半导体器件良率的方法技术

本发明专利技术提供了一种改善半导体器件良率的方法，提供一衬底，在所述衬底上依次形成介电层、浮栅层以及层间介质层；在所述层间介电层的表面以及所述浅沟槽隔离的表面形成掩膜层；所述衬底包括中心区域和边缘区域，所述掩膜层在所述边缘区域的厚度大于所述掩膜层在衬底中心和所述中心区域的厚度；以及依次刻蚀所述掩膜层和部分所述浅沟槽隔离直至所述浅沟槽隔离达到高度标准。本发明专利技术提供的改善半导体器件良率的方法最终使得在所述衬底的边缘区域剩余浅沟槽隔离的高度和所述衬底的中心区域剩余浅沟槽隔离的高度都达到标准，避免了半导体器件失效，改善了半导体器件的良率。

Methods to Improve the Yield of Semiconductor Devices

【技术实现步骤摘要】
改善半导体器件良率的方法
本专利技术涉及半导体制造领域，尤其是涉及一种改善半导体器件良率的方法。
技术介绍
在目前的半导体产业中，存储器件在集成电路产品中占了相当大的比例。存储器中的快闪存储器的发展尤为迅速。其存储单元是在传统的MOS晶体管结构基础上，增加了一个浮栅(FloatingGate，FG)和一层隧穿氧化层(TunnelOxide)，并利用浮栅来存储电荷，实现存储内容的非挥发性，而存储单元与存储单元之间需要浅沟槽隔离(STI，ShallowTrenchIsolation)结构进行电隔离。快闪存储器分为两种类型：叠栅(stackgate)器件和分栅(splitgate)器件，叠栅器件具有浮栅和控制栅，控制栅位于浮栅上方。分栅器件在浮栅的一侧形成作为擦除栅极的字线，字线作为控制栅。在形成共字线分栅快闪存储器中的浅沟槽隔离时，需要通过刻蚀来调节浅沟槽隔离的高度。而浅沟槽隔离的高度会影响控制栅和浮栅之间的耦合比和电池性能漂移。若刻蚀的浅沟槽隔离过少，使得所述浅沟槽隔离的高度大于了标准高度，可能会降低控制栅与浮栅之间的耦合比。若刻蚀的浅沟槽隔离过多，使得浅沟槽隔离的高度过低，则可能降低闪存位线的击穿电压。上述情况都会导致半导体器件的良率下降。因此需要使浅沟槽隔离的高度在一个合适的范围内。
技术实现思路
本专利技术的目的在于提供一种改善半导体器件良率的方法，以解决现有技术中在调节快闪存储器中浅沟槽隔离的高度时，浅沟槽隔离高度过高或过低而引起的半导体器件的良率下降的问题。为了达到上述目的，本专利技术提供了一种改善半导体器件良率的方法，包括以下步骤：提供一衬底，在所述衬底上依次形成介电层、浮栅层以及层间介质层；所述衬底、介电层、浮栅层以及层间介质层中形成有浅沟槽隔离，所述浅沟槽隔离的表面与所述层间介质层的表面齐平；在所述层间介电层的表面以及所述浅沟槽隔离的表面形成掩膜层；所述衬底包括中心区域和边缘区域，所述掩膜层在所述边缘区域的厚度大于所述掩膜层在衬底中心和所述中心区域的厚度；以及依次刻蚀所述掩膜层和部分所述浅沟槽隔离直至所述浅沟槽隔离达到高度标准。可选的，所述边缘区域包括所述衬底中距离所述衬底外边界的距离为20～30mm的区域；所述中心区域包括所述衬底中距离所述衬底中心的距离为70～80mm的区域可选的，采用高密度等离子体气相沉积的方法形成所述掩膜层。可选的，在高密度等离子体反应室内进行所述高密度等离子体气相沉积；通过向高密度等离子体反应室内提供气体混合物以形成所述掩膜层。可选的，所述高密度等离子体反应室包括多个气体输入口，所述气体输入口的位置与所述中心区域或所述边缘区域的位置对应。可选的，通过对应所述中心区域的所述气体输入口向所述中心区域提供所述气体混合物；通过对应所述边缘区域的所述气体输入口向所述边缘区域提供所述气体混合物。可选的，通过控制所述中心区域处的所述气体混合物供给量调节所述中心区域形成的掩膜层厚度。可选的，通过控制所述边缘区域处的所述气体混合物供给量调节所述衬底的边缘区域形成的掩膜层厚度。可选的，所述气体混合物包括四氢化硅气体和氧气。可选的，所述衬底的边缘区域形成的所述掩膜层的厚度范围为880～920A；所述衬底的中心区域形成的所述掩膜层的厚度范围为780～820A。可选的，刻蚀所述掩膜层和部分所述浅沟槽隔离时，所述边缘区域的刻蚀速率大于所述中心区域的刻蚀速率。综上所述，在本专利技术提供的闪存的制备方法中，在本专利技术提供的改善半导体器件良率的方法中，提供一衬底，在所述衬底上依次形成介电层、浮栅层以及层间介质层；所述衬底、介电层、浮栅层以及层间介质层中形成有浅沟槽隔离，所述浅沟槽隔离的表面与所述层间介质层的表面齐平；在所述层间介电层的表面以及所述浅沟槽隔离的表面形成掩膜层；所述衬底包括中心区域和边缘区域，所述掩膜层在所述边缘区域的厚度大于所述掩膜层在衬底中心和所述中心区域的厚度；以及依次刻蚀所述掩膜层和部分所述浅沟槽隔离直至所述浅沟槽隔离达到高度标准。本专利技术提供的改善半导体器件良率的方法可以使在所述衬底的边缘区域形成的掩膜层的厚度大于在所述衬底的中心区域形成的掩膜层的厚度，最终使得在所述衬底的边缘区域剩余浅沟槽隔离的高度和所述衬底的中心区域剩余浅沟槽隔离的高度都达到标准，避免了半导体器件失效，改善了半导体器件的良率。附图说明图1为现有的一半导体结构的示意图；图2为图1中闪存区结构的剖视图；图3为刻蚀掩膜层后闪存区结构的示意图；图4为刻蚀浅沟槽隔离后闪存区结构的示意图；图5为本专利技术实施例提供的改善半导体器件良率的方法的流程示意图；图6为本专利技术实施例提供的形成掩膜层前的半导体结构示意图；图7为本专利技术实施例提供的形成掩膜层后的半导体结构示意图；图8为本专利技术实施例提供的等离子体反应室内顶部的气体混合物供给量、等离子体反应室内侧边的气体混合物供给量以及最佳气体混合物供给量的曲线图；图9为本专利技术实施例提供的刻蚀掩膜层后的半导体结构示意图；图10为本专利技术实施例提供的刻蚀浅沟槽隔离后的半导体结构示意图；其中，11-衬底，12-耦合氧化层，13-浮栅层，14-层间介质层，15-浅沟槽隔离，16-掩膜层，21-衬底，22-介电层，23-浮栅层，24-介质层，25-牺牲层，26-掩膜层，31-等离子体反应室内顶部的气体混合物供给量曲线，32-等离子体反应室内底部的气体混合物供给量曲线，33-最佳气体混合物供给量的曲线。具体实施方式下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。在下面的描述中，应该理解，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。如
技术介绍
中所述的，在调节共字线分栅快闪存储器中的浅沟槽隔离的高度时，若刻蚀的浅沟槽隔离较少，会使得剩余的浅沟槽隔离高度过高；若刻蚀的浅沟槽隔离较多，会使得剩余的浅沟槽隔离的高度过低。而浅沟槽隔离的高度过高或者过低都会对形成的半导体器件的良率造成影响。参阅图1，在现有技术中形成浅沟槽隔离的过程包括：提供半导体衬底11，在半导体衬底11上依次形成耦合氧化层12、浮栅层13、和层间介质层14。然后再依次刻蚀所述层间介质层14、浮栅层13、耦合氧化层12以及部分半导体衬底11，形成浅沟槽。之后在所述浅沟槽中填充满绝缘介质材料形成浅沟槽隔离15，采用化学机械研磨的方法平坦化所述绝缘介质材料表面使之与层间介质层的表面齐平。进一步的，继续参阅图1，在快闪存储器中包括闪存区和外围区，在浅沟槽隔离15平坦化之后，还需要浅沟槽隔离15进行刻蚀使所述浅沟槽隔离15的高度达到要求。具体的，在闪存区和外围区的层间介质层14上还依次形成有掩膜层16和光刻胶层。所述光刻胶层用于定义需要刻蚀的区域。在需要刻蚀闪存区域的浅沟槽隔离15时，光刻胶层把闪存区域打开，把外围区覆盖。所述掩膜层16用于后续在去掉闪存区域的层间本文档来自技高网...

【技术保护点】
1.一种改善半导体器件良率的方法，其特征在于，包括，提供一衬底，在所述衬底上依次形成介电层、浮栅层以及层间介质层；所述衬底、介电层、浮栅层以及层间介质层中形成有浅沟槽隔离，所述浅沟槽隔离的表面与所述层间介质层的表面齐平；在所述层间介电层的表面以及所述浅沟槽隔离的表面形成掩膜层；所述衬底包括中心区域和边缘区域，所述掩膜层在所述边缘区域的厚度大于所述掩膜层在衬底中心和所述中心区域的厚度；以及依次刻蚀所述掩膜层和部分所述浅沟槽隔离直至所述浅沟槽隔离达到高度标准。

【技术特征摘要】
1.一种改善半导体器件良率的方法，其特征在于，包括，提供一衬底，在所述衬底上依次形成介电层、浮栅层以及层间介质层；所述衬底、介电层、浮栅层以及层间介质层中形成有浅沟槽隔离，所述浅沟槽隔离的表面与所述层间介质层的表面齐平；在所述层间介电层的表面以及所述浅沟槽隔离的表面形成掩膜层；所述衬底包括中心区域和边缘区域，所述掩膜层在所述边缘区域的厚度大于所述掩膜层在衬底中心和所述中心区域的厚度；以及依次刻蚀所述掩膜层和部分所述浅沟槽隔离直至所述浅沟槽隔离达到高度标准。2.如权利要求1所述的改善半导体器件良率的方法，其特征在于，所述边缘区域包括所述衬底中距离所述衬底外边界的距离为20～30mm的区域；所述中心区域包括所述衬底中距离所述衬底中心的距离为70～80mm的区域。3.如权利要求1所述的改善半导体器件良率的方法，其特征在于，采用高密度等离子体气相沉积的方法形成所述掩膜层。4.如权利要求3所述的改善半导体器件良率的方法，其特征在于，在高密度等离子体反应室内进行所述高密度等离子体气相沉积；通过向高密度等离子体反应室内提供气体混合物以形成所述掩膜层。5.如权利要求4所述的改善半导体器件良率的方法，其特征在于...

【专利技术属性】
技术研发人员：陈宏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31