AD转换器及固态摄像元件制造技术

不使用符号用的比特(bit)而进行AD转换。本发明专利技术的AD转换器包括:比较器(54),对像素信号线的电位与参照电位进行比较,该参照电位是随着时间发生变化的斜波波形的电位；计数器(58),以比较器(54)的输出的变化为触发点而停止计数处理；以及第二锁存部(592),保存第二计数期间中的计数处理停止后的计数值的全部比特,计数器(58)将第一计数期间中的计数处理的初始值设定为负值,并在所述第二计数期间中的计数处理开始之前,使第一计数期间中的计数处理停止后的计数值的全部比特反转。

AD Converter and Solid State Camera Element

AD conversion without using bits for symbols. The AD converter of the present invention includes a comparator (54), which compares the potential of the pixel signal line with the reference potential, which is the potential of the oblique wave waveform that changes with time; a counter (58), which stops counting processing with the change of the output of the comparator (54) as the trigger point; and a second latch (592), which stores the full counting value after the counting processing stops during the second counting period. A partial bit, counter (58) sets the initial value of the counting process in the first counting period to a negative value, and inverts all bits of the counting value after the counting process stops in the first counting period before the counting process in the second counting period starts.

【技术实现步骤摘要】
AD转换器及固态摄像元件
本专利技术涉及一种模拟数字(AnalogDigital,AD)转换器及固态摄像元件。
技术介绍
作为现有技术,已知进行对应于像素复位电位的第一计数处理、及对应于像素信号电位的第二计数处理,对第一计数处理结果及第二计数处理进行减法处理而进行AD转换(例如专利文献1)。如图14所示,在多数情况下,将第一计数处理的初始值设定为零,并使用利用减法计数的第一计数处理及利用加法计数的第二计数处理的计数器(以下,也称为“可逆计数器”),或使用利用加法计数的第一计数处理及利用加法计数的第二计数处理的计数器(以下,也称为“递增计数器”)。现有技术文献专利文献专利文献1:日本专利特开2011-234326号公报(2011年11月17日公开)
技术实现思路
本专利技术所要解决的技术问题如图14所示,无论在使用可逆计数器的情况下,还是在使用递增计数器的情况下,输出值均可取得负值。因此,在将第一计数处理的初始值设定为零的AD转换中,进行例如精度为N比特的AD转换的情况下,需要新增了符号用的1比特的N+1比特的计数器。因此,电路规模有可能会扩大,耗电量有可能会增加。本专利技术的一方式的目的在于不使用符号用的比特而进行AD转换。解决问题的手段为了解决所述问题,本专利技术的一方式的AD转换器通过第一计数期间、与接续该第一计数期间的第二计数期间,将像素信号线的电位转换为数字信号,该AD转换器包括:比较器,其对所述像素信号线的电位与参照电位进行比较,该参照电位是随着时间发生变化的斜波波形的电位；计数器,其以所述比较器的输出的变化为触发点而停止计数处理；以及全比特锁存部,其保存所述第二计数期间中的计数处理停止后的计数值的全部比特,所述计数器将所述第一计数期间中的计数处理的初始值设定为负值,并在所述第二计数期间中的计数处理开始之前,使所述第一计数期间中的计数处理停止后的计数值的全部比特反转。专利技术效果根据本专利技术的一方式,会产生如下效果,即,能够不使用符号用的比特而进行AD转换。另外,根据本专利技术的一方式,因为不使用符号用的比特,所以会产生如下效果,即,能够实现电路规模的缩小及耗电量的减少。附图说明图1是表示本专利技术实施方式1的固态摄像元件的结构的框图。图2是表示作为像素结构的一例的一般的四晶体管结构的图。图3是表示钳位电位的控制例的图。图4是表示本专利技术实施方式1的固态摄像元件的计数器锁存部的结构的图。图5是表示本专利技术实施方式1的固态摄像元件中所含的TFF的结构的图。图6是本专利技术实施方式1的固态摄像元件的计数器的驱动例。图7是4比特计数器的驱动例。图8是正常时的计数器锁存部的驱动例。图9是异常时的计数器锁存部的驱动例。图10是计数器值的具体的变化例。图11是表示本专利技术实施方式2的固态摄像元件的计数器锁存部的结构的图。图12是表示本专利技术实施方式3的固态摄像元件的结构的框图。图13是本专利技术实施方式3的固态摄像元件的计数器的驱动例。图14是现有的计数器锁存部的驱动例。具体实施方式[实施方式1]以下,基于图1～图10来详细地说明本专利技术的实施方式。(固态摄像元件的结构)图1是表示本实施方式的固态摄像元件的结构例的框图。本实施方式的固态摄像元件1包括像素部10、垂直扫描电路20、水平扫描电路30、钳位部40及AD转换部50。像素部10呈矩阵状地配置有进行光电转换的多个像素12。沿着相同的像素行方向排列的像素12连接于相同的布线22,并连接于垂直扫描电路20而受到控制。沿着相同的像素列方向排列的像素12连接于相同的像素信号线32。像素12将入射光光电转换为模拟信号。模拟信号通过像素信号线32向AD转换部50传输。AD转换部50将模拟信号按列进行AD转换。水平扫描电路30经过AD转换，依次选择并读取保存于第一锁存部591及第二锁存部592的值。另外,水平扫描电路30将读取结果输出至第一传感器放大器601、第二传感器放大器602。再者,像素12可采用三晶体管结构、四晶体管结构、全局快门像素结构等一般的结构。作为像素可采用的结构的一例,参照图2对四晶体管结构进行说明。像素12a是由四个晶体管构成的互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor,CMOS)图像传感器的单位像素。该像素12a具有例如光电二极管200以作为光电转换元件。像素12a对于一个光电二极管200,具有作为传输元件的传输晶体管201、作为复位元件的复位晶体管202、放大晶体管203及选择晶体管204这四个晶体管作为有源元件。光电二极管200将入射光光电转换为数量与其光量对应的电荷(此处为电子)。传输晶体管201连接在光电二极管200与作为输出节点的浮置扩散FD之间。传输晶体管201中，驱动信号TX通过传输控制线LTx被施加至其栅极(传输栅极),从而将由光电转换元件即光电二极管200光电转换所得的电子传输至浮置扩散FD。复位晶体管202连接在电源线PVDD与浮置扩散FD之间。复位晶体管202中，复位信号RST通过复位控制线LRST被施加至其栅极,从而将浮置扩散FD的电位复位至电源线PVDD的电位。浮置扩散FD连接着放大晶体管203的栅极。放大晶体管203经由选择晶体管204而连接于像素信号线205,并构成像素部外的恒定电流源与源极跟随器。接着,控制信号(地址信号或选择信号)SEL通过选择控制线LSEL被施加至选择晶体管204的栅极,选择晶体管204导通。选择晶体管204导通后,放大晶体管203对浮置扩散FD的电位进行放大,将与该电位对应的电压输出至像素信号线205。通过像素信号线205从各像素输出的电压输出至作为像素信号读取部的列式模拟数字转换器(Analog-to-DigitalConverter,ADC)。因为例如传输晶体管201、复位晶体管202及选择晶体管204的各栅极以行单位被连接,所以对于一行的各像素,同时并行地进行这些动作。布线于像素12a的复位控制线LRST、传输控制线LTx及选择控制线LSEL作为一组被布线在像素阵列的各行单位。所述的复位控制线LRST、传输控制线LTx及选择控制线LSEL由作为像素驱动部的垂直扫描电路驱动。钳位部40在比较器54的自动归零期间进行钳位,使得像素信号线32的电位不会达到规定电位以下。比较器54的自动归零期间是指将比较器54的输入输出短路而消除比较器54的偏移的期间。在比较器54的自动归零期间中,对像素信号线进行钳位,由此,能够防止像素信号线32的电位在第一AD转换期间(后述)中,因接收强光而下降。钳位部40包含有钳位电压产生器42及按像素列设置的开关部44。开关部44以如下方式进行动作,即,在包含比较器54的自动归零期间、或比较器54的自动归零期间前后的期间,使钳位电压产生器42连接于像素信号线32,在除此以外的期间,不使钳位电压产生器42连接于像素信号线32。钳位电压产生器42以高于像素复位电位且低于像素部10的电源电压的方式,产生钳位部40的钳位电位。原因在于:如图3所示,使斜波波形的参照电位从高电位向低电位发生变化。此处,像素复位电位是指在后述的第一AD转换期间经过AD转换的电位。另外,钳位电位发挥AD转换中的基准电位的作用。分别在第一AD转换期间、第二AD转换期间中,像素信号线3本文档来自技高网...

【技术保护点】
1.一种AD转换器,其通过第一计数期间、与接续所述第一计数期间的第二计数期间,将像素信号线的电位转换为数字信号,所述AD转换器的特征在于包括:比较器,其对所述像素信号线的电位与参照电位进行比较,所述参照电位是随着时间发生变化的斜波波形的电位；计数器,其以所述比较器的输出的变化为触发点而停止计数处理；以及全比特锁存部,其保存所述第二计数期间中的计数处理停止后的计数值的全部比特,所述计数器将所述第一计数期间中的计数处理的初始值设定为负值,并且在所述第二计数期间中的计数处理开始之前,使所述第一计数期间中的计数处理停止后的计数值的全部比特反转。

【技术特征摘要】
2017.09.14 JP 2017-1770751.一种AD转换器,其通过第一计数期间、与接续所述第一计数期间的第二计数期间,将像素信号线的电位转换为数字信号,所述AD转换器的特征在于包括:比较器,其对所述像素信号线的电位与参照电位进行比较,所述参照电位是随着时间发生变化的斜波波形的电位；计数器,其以所述比较器的输出的变化为触发点而停止计数处理；以及全比特锁存部,其保存所述第二计数期间中的计数处理停止后的计数值的全部比特,所述计数器将所述第一计数期间中的计数处理的初始值设定为负值,并且在所述第二计数期间中的计数处理开始之前,使所述第一计数期间中的计数处理停止后的计数值的全部比特反转。2.根据权利要求1所述的AD转换器,其特征在于:所述计数器以所述参照电位的变化为触发点而开始进行计数处理。3.根据权利要求1或2所述的AD转换器,其特征在于:还包括最高位比特锁存部,其保存所述第一计数期间中的计数处理停止后的所述计数器的计数值的最高位比特。4.根据权利要求1至3中任一项所述的AD转换器,其特征在于:所述计数器在所述第一计数期间中进行计数处理,直到计数值达到第一规定值为止,且在所述第二计数期间中进行计数处理,直到计数值达到第二规定值为止。5.根据权利要求1至4中任一项所述的AD转换器,其特征在于:所述计数器由纹波计数器构成。6.根据权利要求1至4中任一项所述的AD转换器,其特征在于:高位比特的所述计数器由纹波计数器构成,低位比特的所述计数器由格雷码计数器构成。7.根据权利要求5或...

【专利技术属性】
技术研发人员：牛永健雄，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：日本,JP