编码方法及装置制造方法及图纸

本申请提供一种编码方法及装置。该方法包括：对A个待编码信息比特根据CRC多项式进行CRC编码，得到第一比特序列，第一比特序列包括L个CRC比特和A个信息比特，对第一比特序列进行极化编码。根据改进的CRC多项式实现了满足FAR需求且BLER最低的编码。

Coding method and device

This application provides a coding method and device. The method includes: CRC coding of A bits of information to be coded according to CRC polynomials to obtain the first bit sequence, which includes L CRC bits and A information bits, and polarization coding of the first bit sequence. According to the improved CRC polynomial, the minimum BLER coding which meets the requirements of FAR is realized.

【技术实现步骤摘要】
编码方法及装置
本申请涉及通信
，尤其涉及一种编码方法及装置。
技术介绍
通信系统通常采用信道编码提高数据传输的可靠性，保证通信的质量。当前，5G移动通信系统包括三大应用场景增强型移动宽带(EnhancedMobileBroadBand，eMBB)、URLLC以及大规模机器通信(MassiveMachine-TypeCommunications，mMTC)，对数据通信提出了新的要求，polar(极化)码是第一种能够被严格证明“达到”信道容量的信道编码方法，可以适用于5G通信以及未来的通信系统。
技术实现思路
本申请提供一种编码方法及装置。第一方面，本申请提供一种编码方法，包括：发送端对A个待编码信息比特根据循环冗余校验(CRC)多项式进行CRC编码，得到第一比特序列，所述第一比特序列包括L个CRC比特和A个信息比特，L、A为正整数，其中L＝3，所述CRC多项式为D^3+D^2+1；对所述第一比特序列进行极化编码。采用这种编码方式，可以满足FAR需求且BLER最低，保证通信的正常进行。在一种可能的设计中，所述CRC多项式通过移位寄存器实现。在一种可能的设计中，所述第一比特序列中的L个CRC比特位于所述A个待编码信息比特之后。在一种可能的设计中，所述发送端发送所述极化编码后的第一比特序列。在一种可能的设计中，所述发送端为基站或终端。在一种可能的设计中，上述编码方法可以通过硬件来实现，例如，通过电路、一个或多个集成电路来实现。上述编码方法也可以通过软件来实现，例如，一个或多个处理器通过读取存储器中存储的指令来执行上述编码方法。该一个或多个处理器可以集成在一个芯片中，也可以分布在多个芯片中。上述编码方法也可也一部分通过硬件来实现，一部分通过软件来实现，例如，处理器通过读取存储器中存储的指令来执行上述“对A个待编码信息比特根据循环冗余校验(CRC)多项式进行CRC编码”的步骤，而对“对所述第一比特序列进行极化编码”的步骤通过一个逻辑电路或者一个加速器来实现。当然，本领域的技术人员在具体实现时，也可以采用上述各种方式的组合。第二方面，本申请提供一种编码装置，包括：第一编码模块，用于对A个待编码信息比特根据循环冗余校验(CRC)多项式进行CRC编码，得到第一比特序列，所述第一比特序列包括L个CRC比特和A个信息比特，L、A为正整数，其中L＝3，所述CRC多项式为D^3+D^2+1；第二编码模块，用于对所述第一比特序列进行极化编码。在一种可能的设计中，所述CRC多项式通过移位寄存器实现。在一种可能的设计中，所述第一比特序列中的L个CRC比特位于所述A个待编码信息比特之后。在一种可能的设计中，所述装置还包括发送模块，用于发送所述极化编码后的第一比特序列。在一种可能的设计中，所述装置为基站或终端。第三方面，本申请提供一种编码装置，包括处理器，所述处理器用于：对A个待编码信息比特根据循环冗余校验(CRC)多项式进行CRC编码，得到第一比特序列，所述第一比特序列包括L个CRC比特和A个信息比特，L、A为正整数，其中L＝3，所述CRC多项式为D^3+D^2+1；对所述第一比特序列进行极化编码。在一种可能的设计中，所述编码装置还包括存储器，所述存储器用于存储程序指令。在一种可能的设计中，所述CRC多项式通过移位寄存器实现。在一种可能的设计中，所述第一比特序列中的L个CRC比特位于所述A个待编码信息比特之后。在一种可能的设计中，所述装置为基站或终端。上述存储器可以在处理器内部，或者处理器外部。上述处理器可以集成在终端或者基站中。上述处理器可以是电路，或者是一个或多个集成电路、或者是一个或多个专用芯片。该处理器也可以是一个通用芯片，将用于实现上述编码方法的程序指令加载上该处理器上就可以实现上述编码的功能。上述处理器也可以是电路、集成电路、专用芯片、通用芯片中的一个或多个的组合。第四方面，本申请提供一种编码装置，包括：输入接口，用于获取待编码的比特序列；逻辑电路，用于基于获取的待编码的比特序列执行所述权利要求1～4任一项所述的方法，得到编码后的比特；输出接口，用于输出编码后的比特。在一种可能的设计中，所述装置为基站或终端。第五方面，本申请提供一种通信设备，包括上述第三方面以及上述第三方面的各可能的设计中所提供的编码装置和收发器；所述收发器用于发送所述编码装置编码后的比特。在一种可能的设计中，所述通信设备为基站或终端。第六方面，本申请提供一种可读存储介质，包括：可读存储介质和计算机程序，所述计算机程序用于实现上述第一方面以及上述第一方面的各可能的设计中所提供的编码方法。第七方面，本申请提供一种程序产品，其特征在于，所述程序产品包括计算机程序，所述计算机程序存储在可读存储介质中，编码装置的至少一个处理器可以从所述可读存储介质读取所述计算机程序，所述至少一个处理器执行所述计算机程序使得编码装置实施上述第一方面以及上述第一方面的各可能的设计中所述的编码方法。采用本申请提出的CRC多项式后，能满足系统的FAR需求且BLER最低，保证通信的正常进行。附图说明图1(a)和图1(b)为本申请实施例中应用的通信系统架构示意图；图2为一种通信系统的流程示意图；图3为本申请提供的一种编码方法实施例的流程图；图4为CRC编码方式示意图；图5为本申请实施例中编码装置结构示意图之一；图6为本申请实施例中编码装置结构示意图之二；图7为本申请实施例中编码装置结构示意图之三；图8为本申请实施例中译码装置结构示意图之一；图9为本申请实施例中译码装置结构示意图之二；图10为本申请实施例中译码装置结构示意图之三；图11为本申请实施例中网络设备和终端的结构示意图。具体实施方式Polar码是一种线性块码，其生成矩阵为GN，其编码过程为是一个二进制的行矢量，长度为N(即码长)；且这里定义为log2N个矩阵F2的克罗内克(Kronecker)乘积，x1N是编码后的比特(也叫码字)，与生成矩阵GN相乘后就得到编码后的比特，相乘的过程就是编码的过程。在polar码的编码过程中，中的一部分比特用来携带信息，称为信息比特，信息比特的索引的集合记作中另外的一部分比特置为收发端预先约定的固定值，称之为冻结比特，其索引的集合用的补集表示。冻结比特通常被设为0，只需要收发端预先约定，冻结比特序列可以被任意设置。为了进一步提高系统的编码性能，可以在polar外级联具有校验能力的外码，例如级联循环冗余校验(英文：CyclicRedundancyCheck，CRC)码。在采用串行抵消列表(SerialCancellationList)译码等译码方式时，通常在译码结束后根据循环冗余校验对幸存路径进行挑选，以提升系统信道编码的性能。当polar码用于控制信道，那么除了误块率(blockerrorrate,BLER)这一常规的技术指标，还需要满足虚警率(falsealarmrate,简写为FAR)指标。例如，若CRC比特数为L，采用串行抵消列表译码等译码方式，译码结束后利用循环冗余校验，对幸存路径中的T条路径进行校验，则FAR一般要求低于(2^(-L+log2(T)))。注意到，数值T的选择，不依赖于循环冗余校验多项式及长度，而是依赖于译码实现复杂度、译码性能等。这样就需要考虑如何根据FAR的本文档来自技高网...

【技术保护点】
1.一种编码方法，其特征在于，包括：发送端对A个待编码信息比特根据循环冗余校验(CRC)多项式进行CRC编码，得到第一比特序列，所述第一比特序列包括L个CRC比特和A个信息比特，L、A为正整数，其中L＝3，所述CRC多项式为D^3+D^2+1；对所述第一比特序列进行极化编码。

【技术特征摘要】
1.一种编码方法，其特征在于，包括：发送端对A个待编码信息比特根据循环冗余校验(CRC)多项式进行CRC编码，得到第一比特序列，所述第一比特序列包括L个CRC比特和A个信息比特，L、A为正整数，其中L＝3，所述CRC多项式为D^3+D^2+1；对所述第一比特序列进行极化编码。2.根据权利要求1所述的方法，其特征在于，所述CRC多项式通过移位寄存器实现。3.根据权利要求1或2所述的方法，其特征在于，所述第一比特序列中的L个CRC比特位于所述A个待编码信息比特之后。4.根据权利要求1-3任意一项所述的方法，其特征在于，所述发送端发送所述极化编码后的第一比特序列。5.根据权利要求1-4任意一项所述的方法，其特征在于，所述发送端为基站或终端。6.一种编码装置，其特征在于，包括：第一编码模块，用于对A个待编码信息比特根据循环冗余校验(CRC)多项式进行CRC编码，得到第一比特序列，所述第一比特序列包括L个CRC比特和A个信息比特，L、A为正整数，其中L＝3，所述CRC多项式为D^3+D^2+1；第二编码模块，用于对所述第一比特序列进行极化编码。7.根据权利要求6所述的装置，其特征在于，所述CRC多项式通过移位寄存器实现。8.根据权利要求6或7所述的装置，其特征在于，所述第一比特序列中的L个CRC比特位于所述A个待编码信息比特之后。9.根据权利要求6-8任意一项所述的装置，其特征在于，所述装置还包括发送模块，用于发送所述极化编码后的第一比特序列。10.根据权利要求6-9任意一项所述的装置，其特征在于，所述装置为基站或终端。11.一种编码装置，其特征在于，包括...

【专利技术属性】
技术研发人员：戴胜辰，黄凌晨，徐晨，乔云飞，李榕，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44