接收器模块制造技术

一种接收器模块(EM)，其具有光运行的电压源(SP)，该电压源包括具有上侧(OSP1)和下侧(USP1)的第一堆叠(SP1)，该电压源构造在非硅衬底(NSSUB)的上侧上，该电压源具有第二电连接接通部(K2)和第一电连接接通部(K1)，在它们之间存在电压，接收器模块具有带有MOS晶体管结构(MOS1)的第二堆叠(ST2)，该MOS晶体管结构具有控制连接端、漏极连接端和源极连接端，MOS晶体管结构构造成自导通的场效应晶体管，控制连接端与两个连接接通部中的一个连接，漏极连接端与两个连接接通部中的另一个连接，如果所产生的电压下降到低于阈值，则该场效应晶体管使两个连接接通部短接。

【技术实现步骤摘要】
接收器模块
本专利技术涉及一种接收器模块。
技术介绍
接收器模块在光电耦合器中是充分已知的。简单的光电耦合器具有发送器模块和接收器模块，其中，这两个模块是电隔离、但光耦合的。由US4996577已知这种实施方式。由DE102016001387A1已知作为接收器模块的光运行的电压源和MOS晶体管结构。
技术实现思路
在该背景下，本专利技术的任务在于说明一种扩展现有技术的设备。该任务通过根据本专利技术的接收器模块来解决。在说明书中描述了本专利技术的有利构型。根据本专利技术的主题提供一种接收器模块。该接收器模块包括光运行的电压源，其中，电压源包括具有上侧和下侧的第一堆叠，并且该电压源基于堆叠状布置的III-V族半导体层构造在非硅衬底的上侧上。在第一堆叠的上侧上构造有第一电连接接通部，并且在非硅衬底的下侧上构造有第二电连接接通部。在两个连接接通部之间存在如下电压：该电压借助光入射到第一堆叠的上侧上而产生。接收器模块包括第二堆叠，该第二堆叠具有包括III-V族半导体层的FET晶体管结构。FET晶体管结构包括控制连接端——即栅极连接端、漏极连接端和源极连接端。FET晶体管结构构造成自导通的场效应晶体管。控制连接端与所述两个连接接通部中的一个连接，并且漏极连接端与所述两个连接接通部中的另一个连接。在此，如果所产生的电压下降到低于阈值，则自导通的场效应晶体管使电压源的两个连接接通部短接。应说明的是，该阈值优选相应于等于场效应晶体管的阈值电压。高于阈值电压时，则晶体管关断，也就是说，晶体管的沟道由栅极上存在的电压所耗尽并且失去导电能力，反之亦然。此外应说明的是，用于产生电压的电压源包括由III-V族材料构成的至少一个pn二极管或pin二极管。在此，二极管的带隙构造得比入射到第一堆叠上侧上的光的能量更小。可以理解，对于自导通的N沟道场效应晶体管，例如必须施加负的栅极电压(例如-2V)，以便使FET晶体管截止。应说明的是，非硅衬底优选包括III-V族材料或由III-V族材料构成——例如GaAs或InP，或非硅衬底尤其包括Ge或由Ge构成。一个优点是，在黑暗情况(DunkelFall)下，借助与电压源的输出端并联连接的FET晶体管显著加速了电压源上的电压降，其方式是：控制电压在关断之后立即下降到低于阈值电压。由此，FET晶体管导通并且使两个连接接通部短接。电压源上的电荷迅速降低。另一优点是，晶体管可以构造得非常小、即构造成具有小的栅极宽度。优选地，该栅极宽度低于0.3mm，最优选低于0.1mm。“栅极宽度”的概念在此等同于“栅极宽”的表述。已经表明，通过构造小的FET晶体管，在接通光之后，电压的上升仅稍微延长。优选地，晶体管的栅极长度小于栅极宽度。栅极长度尤其处于50μm至0.2μm之间的范围内。在一种扩展方案中，漏极连接端与第一连接接通部连接，控制连接端与第二连接接通部连接。优选地，在控制连接端与源极连接端之间添加(eingeschleift)有肖特基二极管。优选地，肖特基二极管包括III-V族半导体层并且与电压源单片地集成，并且该肖特基二极管尤其构造在第二堆叠的上侧上。在另一扩展方案中，场效应晶体管构造成自导通的N沟道FET晶体管或构造成自导通的P沟道FET晶体管。优选地，第一连接接通部加载有正电位，并且第二连接接通部加载有负电位。在一种实施方式中，第一连接接通部与第一输出连接端连接，并且源极连接端与第二输出连接端连接。在这两个输出连接端之间存在输出电压。只要借助直流光(Gleichlicht)照射第一堆叠，则存在直流电压形式的输出电压。如果借助交流光(Wechsellicht)照射第一堆叠，则存在交流电压形式的输出电压。在一种实施方式中，在第一堆叠的上侧上的部分区域中，FET结构构造成具有上侧和下侧的第二堆叠。优选地，所述两个堆叠的III-V族半导体层单片地集成。在另一实施方式中，第一堆叠具有四边形的形状，其中，第一堆叠的侧面在非硅衬底的上侧上回缩(zurückversetzen)，使得形成环绕的阶梯状的第一凸肩。优选地，环绕第一堆叠的阶梯面构造得大小相同。在一种扩展方案中，第二堆叠在第一堆叠的上侧上从边缘回缩，使得形成环绕的阶梯状的第二凸肩，其中，与第一堆叠相比，第二堆叠具有小得多的基面，并且所述第二堆叠非对称地布置在第一堆叠的表面上。优选地，第一堆叠包括0.5mm至4mm之间范围内的边长。优选地，第二堆叠包括0.05mm至0.3mm之间的边长。在一种实施方式中，在FET晶体管结构上布置有不透明的层，以便保护FET晶体管结构免受光入射的影响。优选地，在第二堆叠的下侧上构造有第一III-V族绝缘层，以便使FET晶体管结构与电压源电隔离。在一种扩展方案中，附加地构造有第二III-V族绝缘层。在一种扩展方案中，FET晶体管结构具有第一晶体管层和第二晶体管层，该第一晶体管层布置在绝缘层上方并且构造成沟道层，该第二晶体管层构造在该沟道层上方。优选地，电压源包括多个pn二极管，其中，在两个彼此相继的pn二极管之间分别构造有一个隧道二极管，并且优选地，所述pn二极管分别具有相同的带隙和/或相同的材料组成。可以理解，对于多个pn二极管的串联电路，电压源的输出电压增大。此外可以理解，如果不借助场效应晶体管来耗散电荷，则在多个二极管的串联电路的情况下，电压的衰减尤其显著减慢。在一种扩展方案中，在控制连接端与源极连接端之间不添加二极管——尤其肖特基二极管。在此，两个连接接通部分别与各自配属的输出连接端直接连接。由此，不使控制连接端上的电位相对于源极连接端偏置。尽管如此，只要在电压源上存在运行电压，则场效应晶体管截止，其方式是：在漏极连接端与控制连接端之间借助所施加的运行电压使沟道的一部分保持关断。一个优点是：可以避免肖特基二极管上或二极管上的电压降，改善了衰减特性，并且可以更加成本有利地制造接收器模块。在一种扩展方案中，第二连接接通部与第二输出连接端连接。在另一扩展方案中，控制连接端与源极连接端彼此短接。在一种扩展方案中，在控制连接端与源极连接端之间添加有肖特基二极管。在另一扩展方案中，第一堆叠布置在第二堆叠上，其中，第一堆叠从边缘回缩，使得形成两个环绕的阶梯状的凸肩，并且第一堆叠具有比第一堆叠小得多的基面。在一种实施方式中，第一堆叠横向地布置在第二堆叠旁边，并且在两个堆叠之间形成填充的沟槽。可以理解，二极管构造成晶体管结构。附图说明以下参照附图进一步阐述本专利技术。在此，同种类的部分借助相同附图标记标注。所示的实施方式是高度示意性的，也就是说，距离以及横向和纵向延伸不是按比例的，并且只要未特别说明，彼此也不具有可推导出的几何关系。在此示出：图1以第一实施方式示出接收器模块；图2示出具有N沟道FET晶体管的接收器模块的等效电路图，该接收器模块补充有肖特基二极管；图3示出接收器模块的电压变化过程；图4示出具有P沟道FET晶体管的接收器模块的等效电路图，该接收器模块补充有肖特基二极管；图5在不具有肖特基二极管的情况下示出具有N沟道FET晶体管的接收器模块的等效电路图；图6在不具有肖特基二极管的情况下示出具有P沟道FET晶体管的接收器模块的等效电路图；图7以第二实施方式示出接收器模块；图8以第三实施方式示出接收器模块。可以理解，在所有实施方式中，替代肖特基二本文档来自技高网...

【技术保护点】
1.一种接收器模块(EM)，其具有：光运行的电压源(SP)，其中，所述电压源(SP)包括具有上侧(OSP1)和下侧(USP1)的第一堆叠(SP1)，并且所述电压源基于堆叠状布置的III‑V族半导体层构造在非硅衬底(NSSUB)的上侧(OS1)上，并且所述电压源在所述第一堆叠(SP1)的上侧(OSP1)上具有第二电连接接通部(K2)并且在所述非硅衬底(NSSUB)的下侧(US1)上具有第一电连接接通部(K1)，其中，在所述两个连接接通部(K1，K2)之间存在如下电压：所述电压借助光(L)入射到所述第一堆叠(SP1)的上侧(OSP1)上而产生，第二堆叠(ST2)，所述第二堆叠具有包括III‑V族半导体层的FET晶体管结构(FET1)，所述FET晶体管结构具有控制连接端(G1)、漏极连接端(DR1)和源极连接端(S1)，其特征在于，所述FET晶体管结构(FET1)构造成自导通的场效应晶体管，所述控制连接端(G1)与所述两个连接接通部(K1，K2)中的一个连接，并且所述漏极连接端(DR1)与所述两个连接接通部(K1，K2)中的另一个连接，其中，如果所产生的电压下降到低于阈值，则所述场效应晶体管使所述两个连接接通部(K1，K2)短接。...

【技术特征摘要】
2017.08.16 DE 102017007683.91.一种接收器模块(EM)，其具有：光运行的电压源(SP)，其中，所述电压源(SP)包括具有上侧(OSP1)和下侧(USP1)的第一堆叠(SP1)，并且所述电压源基于堆叠状布置的III-V族半导体层构造在非硅衬底(NSSUB)的上侧(OS1)上，并且所述电压源在所述第一堆叠(SP1)的上侧(OSP1)上具有第二电连接接通部(K2)并且在所述非硅衬底(NSSUB)的下侧(US1)上具有第一电连接接通部(K1)，其中，在所述两个连接接通部(K1，K2)之间存在如下电压：所述电压借助光(L)入射到所述第一堆叠(SP1)的上侧(OSP1)上而产生，第二堆叠(ST2)，所述第二堆叠具有包括III-V族半导体层的FET晶体管结构(FET1)，所述FET晶体管结构具有控制连接端(G1)、漏极连接端(DR1)和源极连接端(S1)，其特征在于，所述FET晶体管结构(FET1)构造成自导通的场效应晶体管，所述控制连接端(G1)与所述两个连接接通部(K1，K2)中的一个连接，并且所述漏极连接端(DR1)与所述两个连接接通部(K1，K2)中的另一个连接，其中，如果所产生的电压下降到低于阈值，则所述场效应晶体管使所述两个连接接通部(K1，K2)短接。2.根据权利要求1所述的接收器模块(EM)，其特征在于，所述漏极连接端(D1)与所述第一连接接通部(K1)连接，并且所述控制连接端(G1)与所述第二连接接通部(K2)连接。3.根据权利要求1或2所述的接收器模块(EM)，其特征在于，所述场效应晶体管构造成自导通的N沟道FET晶体管或构造成自导通的P沟道FET晶体管。4.根据权利要求1至3中任一项所述的接收器模块(EM)，其特征在于，所述第一连接接通部(K1)与第一输出连接端(OUT1)连接，并且所述源极连接端(S1)与第二输出连接端(OUT2)连接。5.根据权利要求1至4中任一项所述的接收器模块(EM)，其特征在于，在所述第一堆叠(SP1)的上侧(OSP1)上的部分区域中，所述FET结构构造成具有上侧(OSP2)和下侧(USP2)的第二堆叠(SP2)，并且所述两个堆叠(SP1，SP2)的III-V族半导体层单片地集成。6.根据权利要求1至5中任一项所述的接收器模块(EM)，其特征在于，所述第一堆叠(SP1)具有四边形的形状，并且所述第一堆叠(SP1)的侧面在所述非硅衬底(NSSUB)的上侧(OSP1)上回缩，使得形成环绕的阶梯状...

【专利技术属性】
技术研发人员：D·富尔曼，T·劳尔曼，G·凯勒，
申请(专利权)人：阿聚尔斯佩西太阳能有限责任公司，
类型：发明
国别省市：德国,DE