时钟信号的验证方法和装置制造方法及图纸

本发明专利技术提供一种时钟信号的验证方法和装置。该方法包括：监控目标芯片中待验证的时钟信号；根据监控到的所述时钟信号的低电平和高电平的时间信息，确定所述时钟信号的第一状态数据；所述第一状态数据包括：所述时钟信号的周期和占空比；根据当前的测试场景和所述时钟信号的第一状态数据，确定所述时钟信号的运行状态是否正确。本发明专利技术实施例提高了时钟信号的验证效率，即可以更快的定位出由时钟运行错误引发的问题，进而提高芯片验证的效率。

【技术实现步骤摘要】
时钟信号的验证方法和装置
本专利技术涉及集成电路验证
，尤其涉及一种时钟信号的验证方法和装置。
技术介绍
随着计算机技术和微电子技术的迅速发展，嵌入式系统应用领域越来越广泛。嵌入式系统的核心部件就是带有处理器和各种数字模拟外设的片上系统(System-on-a-Chip，简称SOC)芯片。随着半导体工艺的飞速发展和芯片复杂程度的提高，芯片的研发迎来越来越多挑战。而在芯片的研发过程中，设计完芯片后，需要对该芯片的功能进行验证，即验证所设计的芯片是否符合预期的要求。目前在对集成电路的验证中，随着芯片规模的增大，芯片设计中验证需要的时间越来越长，占整个设计周期的比例越来越大。数字芯片中有各种逻辑信号，而这些信号又都是基于时钟而变化的，一个复杂芯片中会有几十个甚至更多不同的时钟，确认这些时钟是否正确工作，直接决定了芯片本身是否能正确工作，因此对芯片的验证首先需要对时钟的行为正确性进行验证。针对时钟信号行为正确性的验证，现有的静态时序分析方法中需要根据电路图进行人工分析，效率较低。
技术实现思路
本专利技术提供一种时钟信号的验证方法和装置，以提高时钟信号的验证效率。第一方面，本专利技术提供一种时钟信号的验证方法，包括：监控目标芯片中待验证的时钟信号；根据监控到的所述时钟信号的低电平和高电平的时间信息，确定所述时钟信号的第一状态数据；所述第一状态数据包括：所述时钟信号的周期和占空比；根据当前的测试场景和所述时钟信号的第一状态数据，确定所述时钟信号的运行状态是否正确。第二方面，本专利技术提供一种时钟信号的验证装置，包括：监控模块，用于监控目标芯片中待验证的时钟信号；所述监控模块，还用于根据监控到的所述时钟信号的低电平和高电平的时间信息，确定所述时钟信号的第一状态数据；所述第一状态数据包括：所述时钟信号的周期和占空比；检查模块，用于根据当前的测试场景和所述时钟信号的第一状态数据，确定所述时钟信号的运行状态是否正确。第三方面，本专利技术实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现第一方面中任一项所述的方法。第四方面，本专利技术实施例提供一种电子设备，包括：处理器；以及存储器，用于存储所述处理器的可执行指令；其中，所述处理器配置为经由执行所述可执行指令来执行第一方面中任一项所述的方法。本专利技术实施例提供的时钟信号的验证方法和装置，监控目标芯片中待验证的时钟信号；根据监控到的所述时钟信号的低电平和高电平的时间信息，确定所述时钟信号的第一状态数据；所述第一状态数据包括：所述时钟信号的周期和占空比；根据当前的测试场景和所述时钟信号的第一状态数据，确定所述时钟信号的运行状态是否正确，提高了时钟信号的验证效率，即可以更快的定位出由时钟运行错误引发的问题，进而提高芯片验证的效率。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。图1是本专利技术提供的时钟信号的验证方法一实施例的系统架构示意图；图2是本专利技术提供的时钟信号的验证方法一实施例的流程示意图；图3是本专利技术提供的时钟信号的验证方法一实施例的原理示意图；图4是本专利技术提供的时钟信号的验证装置一实施例的结构图；图5是本专利技术提供的电子设备一实施例的结构图。通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。具体实施方式这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。本专利技术的说明书和权利要求书及所述附图中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。首先对本专利技术所涉及的应用场景进行介绍：本专利技术实施例的方法，应用于对SOC验证过程中对时钟信号进行自动监控，并对时钟信号进行验证。本专利技术实施例的系统架构如图1所示，图1中通过监控模块监控SOC芯片中的时钟信号，并将时钟信号的低电平和高电平的第一状态数据发送给检查模块，通过检查模块根据当前的测试场景和时钟信号的第一状态数据，确定所述时钟信号的运行状态是否正确。对于检查模块来说，由于在不同的测试场景下对正确与错误的判断标准不同，因此测试场景的参数应该是可以配置的，而且该检查模块的功能可以被关闭，即通过配置是否使能实现该检查模块的功能的开启或关闭。不同的测试场景可以配置输入参数以及误差阈值(即容忍度)，输入参数可以包括允许的最大最小高电平持续时间等。其中，监控模块和检查模块可以由SystemVerilog的module封装。本专利技术实施例的方法，通过监控目标芯片中待验证的时钟信号，然后根据监控到的所述时钟信号的低电平和高电平的时间信息，确定所述时钟信号的第一状态数据；最终根据当前的测试场景和所述时钟信号的第一状态数据，确定所述时钟信号的运行状态是否正确，提高了时钟信号的验证效率，即可以更快的定位出由时钟运行错误引发的问题，进而加速芯片验证收敛的过程，提高生产效率和质量。下面以具体的实施例对本专利技术的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。图2是本专利技术提供的时钟信号的验证方法一实施例的流程示意图。本实施例的方法的执行主体为时钟信号的验证装置。如图2所示，本实施例提供的方法，包括：步骤201、监控目标芯片中待验证的时钟信号。首先，在对时钟信号进行验证时，需要先确定出待验证的时钟信号，例如SOC中不同的子模块输入或输出的时钟信号，每一个时钟信号可以对应一个监控模块，用于监控该时钟信号的低电平持续时间、高电平持续时间、上升沿时间和下降沿时间。其中，SOC中的时钟信号，一般由一个振荡器产生的主时钟经过模拟锁相环倍频分频等处理，得到多个不同频率的时钟信号，然后这些时钟信号再经过门控控制，分别给出到各个子模块。另外某些子模块还有外部进入的不同时钟域的时钟信号。步骤202、根据监控到的时钟信号的低电平和高电平的时间信息，确定时钟信号的第一状态数据；第一状态数据包括：时钟信号的周期和占空比。具体的，根据监控得到的时钟信号的低电平和高电平的时间信息，确定出该时钟信号的第一状态数据，例如第一状态数据包括：时钟信号的周期和占空比。低电平和高电平的时间信息，例如包括低电平和高电平的起始时间、终止时间等信息。步骤203、根据当前的测试场景和时钟信号的第一状态数据，确定时钟信号的运行状态是否正确。具体的，不同的测试场景对应时钟信号的不同状态数据，因此根据当前的测试场景和时钟信号的第一状态数据，确定该时钟信号的运行状态是否正确。如图3所示，SOC芯片包括多个子模块，例如包括选择器、模块A、模块B、分离器等。监控模块监控上述子模块对应的输入和/或输本文档来自技高网...

【技术保护点】
1.一种时钟信号的验证方法，其特征在于，包括：监控目标芯片中待验证的时钟信号；根据监控到的所述时钟信号的低电平和高电平的时间信息，确定所述时钟信号的第一状态数据；所述第一状态数据包括：所述时钟信号的周期和占空比；根据当前的测试场景和所述时钟信号的第一状态数据，确定所述时钟信号的运行状态是否正确。

【技术特征摘要】
1.一种时钟信号的验证方法，其特征在于，包括：监控目标芯片中待验证的时钟信号；根据监控到的所述时钟信号的低电平和高电平的时间信息，确定所述时钟信号的第一状态数据；所述第一状态数据包括：所述时钟信号的周期和占空比；根据当前的测试场景和所述时钟信号的第一状态数据，确定所述时钟信号的运行状态是否正确。2.根据权利要求1所述的方法，其特征在于，所述根据当前的测试场景和所述时钟信号的第一状态数据，确定所述时钟信号的运行状态是否正确，包括：根据所述测试场景确定所述时钟信号的第二状态数据；根据所述第一状态数据和所述第二状态数据，确定所述时钟信号的运行状态是否正确。3.根据权利要求2所述的方法，其特征在于，所述根据所述第一状态数据和所述第二状态数据，确定所述时钟信号的运行状态是否正确，包括：计算所述第一状态数据和所述第二状态数据的差值的绝对值；若所述绝对值小于或等于预设的误差阈值，则确定所述时钟信号的运行状态正确。4.根据权利要求3所述的方法，其特征在于，还包括：若所述绝对值大于所述误差阈值，则输出错误提示信息，所述错误提示信息包含以下至少一项：所述时钟信号的标识信息、所述时钟信号的第一状态数据或所述时钟信号的第二状态数据。5.根据权利要求3或4所述的方法，其特征在于，所述确定所述时钟信号的运行状态正确之...

【专利技术属性】
技术研发人员：耿介，
申请(专利权)人：青岛海信电器股份有限公司，
类型：发明
国别省市：山东,37