低表面漏电流台面型光电探测器及其制作方法技术

本发明专利技术属于探测器芯片制造技术领域，具体为一种低表面漏电流台面型光电探测器及其制作方法，所述方法包括在外延片的顶层沉积掩膜，通过光刻工艺开出台面刻蚀窗口；采用湿法刻蚀将外延片刻蚀成外延台面，进行表面化学清洗，去除湿法刻蚀反应残留产物等；采用硫化工艺处理，钝化外延台面的侧壁表面，降低其表面态；使用六甲基二硅胺处理侧壁表面，再涂覆苯并环丁烯，形成保护层；在氮气气氛保护下，采用分布升温固化；刻蚀部分保护层，使台面的顶部裸露，根据蒸发或溅射方式在接触层上表面淀积金属膜，经剥离后形成P型电极；将背面减薄，在背面沉积增透膜；采用带胶剥离制作N电极。本发明专利技术解决台面型器件由于湿法刻蚀造成的侧壁表面钝化困难问题。

Low Surface Leakage Current Table Photoelectric Detector and Its Fabrication Method

The invention belongs to the field of detector chip manufacturing technology, in particular to a low surface leakage current mesa photoelectric detector and its fabrication method. The method includes deposition mask on the top layer of the epitaxy wafer, opening surface etching window through photolithography process, etching the epitaxy wafer into epitaxy mesa by wet etching, chemical cleaning of the surface, removal of residual products of wet etching reaction, etc. Sulfuration process was used to passivate the side wall surface of epitaxy mesa and reduce its surface state; hexamethyldisiloxamine was used to treat the side wall surface, and then benzocyclobutene was coated to form a protective layer; under the protection of nitrogen atmosphere, distributed heating was used to solidify; partial protective layer was etched to expose the top of mesa, and metal film was deposited on the surface of contact layer according to evaporation or sputtering method. After peeling, P-type electrodes are formed; the back is thinned and antireflective films are deposited on the back; and N-type electrodes are made by peeling with adhesive. The invention solves the difficult problem of side wall surface passivation caused by wet etching of mesa devices.

【技术实现步骤摘要】
低表面漏电流台面型光电探测器及其制作方法
本专利技术属于探测器芯片制造
，具体为一种低表面漏电流台面型光电探测器及其制作方法。
技术介绍
半导体器件性能严重受到半导体表面效应的影响。在台面工艺制作中，晶格周期性会遭到破坏，最外层原子表面将产生悬挂键，这些悬挂键可以俘获体内电子或者空穴，形成表面耗尽层增加表面态。且最外层表面还存在其它缺陷和杂质氧化物，这些因素会在禁带中引入杂质能级产生复合中心，增大表面复合速率，增加器件表面漏电流，严重影响了器件电学性能。台面型光电探测器被广泛应用于高速电子器件和光电子器件中，工作时常处于一定偏压状态，表面高电场下会加剧减少表面复合中心的少子寿命，增加表面漏电流。因此，台面光电探测器的侧壁钝化是一个很难的问题。目前降低台面型器件表面漏电流的工艺方法有：(1)、一种台面铟镓砷探测器制备方法(申请号201110317200.6)与PIN台面InGaAs红外探测器及其制备方法(申请号201510031343.9)在湿法刻蚀台面后，均采用硫化降低表面态，然后用无机钝化膜(氮化硅或者是氧化铝)来保护硫化层。这种工艺引入的等离子体轰击以及较高的生长温度(一般大于250℃)会破坏硫化层，劣化钝化效果，使表面漏电流增大。(2)、基于免等离子工艺降低暗电流的光电探测器芯片制作方法(申请号201310013303.2)避免了等离子体对腐蚀表面的损伤，采用有机钝化膜(苯并环丁烯BCB)取代化学气相沉积钝化工艺，降低暗电流。但在BCB钝化之前，并未做表面硫化处理，腐蚀侧壁表面容易产生较高表面态，使钝化效果劣化。
技术实现思路
有鉴于此，本专利技术提供了一种低表面漏电流台面型光电探测器及其制作方法。解决台面型器件由于湿法刻蚀造成的侧壁表面钝化困难问题。在台面成型工艺之后，首先通过硫化有效降低腐蚀材料表面态，拥有与平面型器件相当的暗电流水平。再采用不会给硫化层带来破坏的苯丙环丁烯(BCB)作为保护层，起到使硫化层长期稳定的作用。在施加偏压下，光电探测器暗电流中来自表面漏电流的成分也很小，其主要产生于体暗电流，提供了一种低表面漏电流台面型光电探测器的制作方法。所述低表面漏电流台面型光电探测器的制作方法包括以下步骤：S1、在外延片的顶层沉积掩膜，通过光刻工艺开出台面刻蚀窗口；S2、采用湿法刻蚀将所述外延片刻蚀成外延台面，进行表面化学清洗，去除湿法刻蚀反应残留产物、表面氧化物以及杂质沾污物；S3、采用硫化工艺处理，钝化外延台面的侧壁表面，降低其表面态；S4、使用六甲基二硅胺处理侧壁表面，再涂覆苯并环丁烯，形成保护层；在氮气气氛保护下，采用分布升温固化；S5、刻蚀部分保护层，使所述外延台面的顶部裸露，根据蒸发或溅射方式在所述接触层上表面淀积金属膜，经剥离后形成P型电极；S6、将外延台面的背面减薄，在背面沉积增透膜；S7、采用带胶剥离制作N型电极。进一步的，所述步骤S1具体包括：采用等离子增强化学气相沉积，在所述外延片上生长一层复合介质膜，通过光刻工艺旋涂光刻胶，曝光显影后，用氟化氢腐蚀掉所述复合介质膜，将其清洗干净，留下台面刻蚀掩膜，从而确定出台面刻蚀窗口。进一步的，步骤S2中，将外延片按照台面刻蚀窗口进行刻蚀，刻蚀掉所述外延片中的部分缓冲层、吸收层、渐变层、电荷层、倍增层和接触层；从而形成了外延台面；为了方便描述，本专利技术的外延台面也即台面。进一步的，所述步骤S3中的硫化工艺处理采用的原材料包括(NH4)2S、(NH4)2Sx、H2S、NaS、ZnS中的任意一种或几种，钝化方式包括湿法化学反应和磁控溅射。优选的，所述步骤S4中的使用六甲基二硅胺处理侧壁表面包括采用气相涂布、溶液沉浸、旋转涂布方式等。本专利技术的一种低表面漏电流台面型光电探测器，包括外延台面，在外延台面的下表面沉积有增透膜，在增透膜上形成N电极；在外延台面上表面涂覆有保护层；在保护层上方淀积金属膜，形成P电极；所述外延台面包括衬底层，以及顺序层叠于所述衬底上的缓冲层、吸收层、渐变层、电荷层、倍增层和接触层；所述缓冲层、吸收层、渐变层、电荷层、倍增层、接触层以及P型电极均同心且半径依次减小，从而形成的台面侧壁为倾斜表面。优选的，所述衬底层、缓冲层、电荷层以及倍增层的材料均为InP，所述吸收层的材料为InGaAs，所述渐变层以及接触层的材料为InGaAsP。优选的，所述缓冲层的厚度为0.1～1μm；吸收层的厚度1～3μm；渐变层的厚度为0.01～0.1μm，电荷层的厚度为0.1～0.5μm；倍增层以及接触层的厚度均为0.05～0.1μm。优选的，所述缓冲层的掺杂浓度小于8×1017cm-3；渐变层的掺杂浓度小于等于1×1017cm-3；电荷层的掺杂浓度为5×1016～5×1017cm-3；倍增层和接触层的掺杂浓度均大于1×1019cm-3。本专利技术与现有技术相比，具有以下优点和积极效果：(1)、腐蚀液的择优选择，对不同材料的腐蚀具有各向同性，使外延台面的侧壁不存在材料界面分层，连续平滑的材料交界面利于台面钝化。同时在湿法腐蚀过程中，反应生成物残留易去除，不会覆盖或粘附在侧壁阻碍化学反应。(2)、采用硫化反应在材料表面生成硫化钝化层，能够有效降低材料表面态。并通过硫化层与苯并环丁烯(BCB)相结合的方式，分别作为钝化层与保护隔绝层，能够显著提升了硫化层的长期稳定性。(3)、采用苯并环丁烯(BCB)替代无机钝化膜(Si3N4和SiO2)保护表面硫化钝化层，具有明显有益效果。首先，避免了化学气相沉积(CVD)工艺中的高能等离子体对硫化层表面轰击，或高温生长条件下硫化层的分解，所导致钝化效果劣化。其次，通过六甲基二硅胺(HMDS)改善表面附着性，增强硫化层与苯并环丁烯(BCB)的界面接触。最后，苯并环丁烯(BCB)固化过程不像聚酰亚胺固化反应一样会释放气体，造成疏松的孔洞。其固化不是简单的蒸发掉挥发物变为固体，而是热固化中发生化学反应使分子基团结构变化，整个反应过程中没有气体生成，更利于保护硫化层表面。(4)、该方法制备出的台面型光电探测器，在外加偏压下有较低暗电流，说明具有很好的表面态。同时，暗电流大小与面积成正比，表面其主要组分来自体暗电流，漏电流成分很小，显示出该方法有良好的钝化效果。附图说明图1是外延材料结构示意图；图2是刻蚀台面工艺示意图；图3表面硫化钝化和BCB保护层工艺示意图；图4芯片背面工艺示意图；图中，1、衬底层，2、缓冲层，3、吸收层，4、渐变层，5、电荷层，6、倍增层，7、接触层，8、复合介质膜，9、P型电极，10、保护层，11、增透膜。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。实施例1本专利技术的一种低表面漏电流台面型光电探测器的制作方法可按照以下方案实现：(1)、定义台面刻蚀窗口，在外延片顶层沉积掩膜，通过光刻工艺开出台面刻蚀窗口；(2)、采用湿法刻蚀将外延片刻蚀成台，接着进行表面化学清洗，去除湿法刻蚀反应残留产物，表面氧化物，表面杂质沾污物。(3)、采用硫化工艺处理，钝化侧壁表面，降低其表面态。(4)、用六甲基二硅胺(HMDS)处理表面增强附着性，再涂覆BCB。在N2气氛保护下，采用分本文档来自技高网...

【技术保护点】
1.一种低表面漏电流台面型光电探测器，其特征在于，包括外延台面，在外延台面的下表面沉积有增透膜，在增透膜上形成N电极；在外延台面上表面涂覆有保护层；在保护层上方淀积金属膜，形成P电极；所述外延台面包括衬底层，以及顺序层叠于所述衬底上的缓冲层、吸收层、渐变层、电荷层、倍增层和接触层；所述缓冲层、吸收层、渐变层、电荷层、倍增层、接触层以及P型电极均同心且半径依次减小，从而形成的台面侧壁为倾斜表面。

【技术特征摘要】
1.一种低表面漏电流台面型光电探测器，其特征在于，包括外延台面，在外延台面的下表面沉积有增透膜，在增透膜上形成N电极；在外延台面上表面涂覆有保护层；在保护层上方淀积金属膜，形成P电极；所述外延台面包括衬底层，以及顺序层叠于所述衬底上的缓冲层、吸收层、渐变层、电荷层、倍增层和接触层；所述缓冲层、吸收层、渐变层、电荷层、倍增层、接触层以及P型电极均同心且半径依次减小，从而形成的台面侧壁为倾斜表面。2.根据权利要求1所述的一种低表面漏电流台面型光电探测器，其特征在于，所述衬底层、缓冲层、电荷层以及倍增层的材料均为InP，所述吸收层的材料为InGaAs，所述渐变层以及接触层的材料为InGaAsP。3.根据权利要求1所述的一种低表面漏电流台面型光电探测器，其特征在于，所述缓冲层的厚度为0.1～1μm；吸收层的厚度1～3μm；渐变层的厚度为0.01～0.1μm，电荷层的厚度为0.1～0.5μm；倍增层以及接触层的厚度均为0.05～0.1μm。4.根据权利要求1所述的一种低表面漏电流台面型光电探测器，其特征在于，所述缓冲层的掺杂浓度小于8×1017cm-3；渐变层的掺杂浓度小于等于1×1017cm-3；电荷层的掺杂浓度为5×1016～5×1017cm-3；倍增层和接触层的掺杂浓度均大于1×1019cm-3。5.一种低表面漏电流台面型光电探测器的制作方法，其特征在于，所述方法包括以下步骤：S1、在外延片的顶层沉积掩膜，通过光刻工艺开出台面刻蚀窗口；S2、采用湿法刻蚀将所述外延片刻蚀成外延台面，进行表面化学清洗，...

【专利技术属性】
技术研发人员：张承，王立，黄晓峰，高新江，刘逸凡，刘海军，樊鹏，莫才平，
申请(专利权)人：中国电子科技集团公司第四十四研究所，
类型：发明
国别省市：重庆,50