半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，具备：形成在半导体基板的漂移区、在半导体基板的上表面延伸而设置的栅极沟槽部、分别与栅极沟槽部的一侧和另一侧邻接的第一台面部和第二台面部、在第一台面部中设置在漂移区的上方的积累区、在第一台面部中设置在积累区的上方的基区、在第一台面部中设置在基区与半导体基板的上表面之间的发射极区、在第二台面部中设置在漂移区的上方的中间区、以及在第二台面部的上表面设置在中间区的上方的接触区，栅极沟槽部具有栅极导电部，栅极导电部的底部在与第一台面部相对的一侧和与第二台面部相对的一侧分别具有第一台阶和第二台阶，中间区的至少一部分设置在台阶与栅极沟槽部的底部之间。

Semiconductor Device

The present invention provides a semiconductor device with: a gate groove formed in the drift region of a semiconductor substrate, extended on the upper surface of the semiconductor substrate, a first face and a second face adjacent to one side and the other side of the gate groove respectively, an accumulation region above the drift region in the first face, and an accumulation region in the first face. The upper base area, the emitter area between the base area and the upper surface of the semiconductor substrate in the first face, the middle area above the drift area in the second face, and the contact area above the middle area on the upper surface of the second face. The gate groove has a gate conductive part, and the bottom of the gate conductive part is opposite to the first face. The first step and the second step are respectively provided on the opposite side of the second face, and at least part of the middle area is arranged between the bottom of the step and the gate groove.

【技术实现步骤摘要】
半导体装置
本专利技术涉及半导体装置。
技术介绍
以往，已知绝缘栅双极型晶体管(IGBT)等半导体装置(例如，参照专利文献1和2)。现有技术文献专利文献专利文献1：日本特开2012-138567号公报专利文献2：日本特开平8-274301号公报
技术实现思路
技术问题在半导体装置中，期望对导通损耗等特性进行改善。技术方案在本专利技术的第一形态中，提供一种具备半导体基板的半导体装置，该半导体基板具有第一导电型的漂移区。半导体装置可以具备从半导体基板的上表面起设置到漂移区，并沿在半导体基板的上表面预先设定的延伸方向延伸而配置的栅极沟槽部。半导体装置可以具备以与栅极沟槽部邻接的方式设置在半导体基板中的与延伸方向垂直的方向的一侧的第一台面部。半导体装置可以具备以与栅极沟槽部邻接的方式设置在半导体基板中的与延伸方向垂直的方向的另一侧的第二台面部。半导体装置可以具备在第一台面部中以与栅极沟槽部邻接的方式设置在漂移区的上方，且掺杂浓度比漂移区的掺杂浓度高的第一导电型的积累区。半导体装置可以具备在第一台面部中以与栅极沟槽部邻接的方式设置在积累区的上方的第二导电型的基区。半导体装置可以具备在第一台面部中以与栅极沟槽部邻接的方式设置在基区与半导体基板的上表面之间，且掺杂浓度比漂移区的掺杂浓度高的第一导电型的发射极区。半导体装置可以具备在第二台面部中以与栅极沟槽部邻接的方式设置在漂移区的上方的第二导电型的中间区。半导体装置可以具备在第二台面部的上表面以与栅极沟槽部邻接的方式设置在中间区的上方的第二导电型的接触区。栅极沟槽部可以具有栅极沟槽、以覆盖栅极沟槽的内壁的方式形成的栅极绝缘膜、在栅极沟槽的内部形成在比栅极绝缘膜更靠内侧的位置的栅极导电部。栅极导电部的底部可以在与第一台面部相对的一侧具有第一台阶。栅极导电部的底部可以在与第二台面部相对的一侧具有与所述延伸方向垂直的方向上的宽度比第一台阶的与所述延伸方向垂直的方向上的宽度小的第二台阶或者没有第二台阶。在半导体基板的深度方向上，中间区的至少一部分可以设置在第一台阶与栅极沟槽部的底部之间。在与在半导体基板的上表面预先设定的延伸方向垂直的方向上，栅极导电部的底部一端可以设置在比栅极沟槽部的中央更靠第二台面部侧的位置。在比第一台阶更靠上方的位置，与第一台面部相对的一侧的栅极绝缘膜的厚度可以不同于与第二台面部相对的一侧的栅极绝缘膜的厚度。与第二台面部相对的一侧的栅极绝缘膜的厚度可以比与第一台面部相对的一侧的栅极绝缘膜的厚度大。中间区可以覆盖栅极沟槽部的底部的至少一部分。在第二台面部中，可以在中间区的上方且接触区的下方设置掺杂浓度比漂移区的掺杂浓度高的第一导电型的积累区。在第二台面部中，积累区可以以与栅极沟槽部接触的方式设置。在第二台面部中，积累区可以以与栅极沟槽部分离的方式设置。在第二台面部中，可以在积累区设置开口。在第二台面部中，积累区可以具有：第一积累区和设置在第一积累区的下方且中间区的上方的第二积累区。在第二台面部中，第一积累区可以具有第一开口，第二积累区可以具有第二开口，在与延伸方向垂直的方向上，第一开口与第二开口的位置可以不同。在第一台面部中，积累区可以在半导体基板的深度方向上具有N个积累区。在第二台面部中，积累区可以在半导体基板的深度方向上具有M个积累区。N和M可以是N<M。中间区可以以与接触区接触的方式设置在接触区的下方。掺杂浓度可以从接触区到中间区连续地变化。中间区可以在半导体基板的深度方向上具有掺杂浓度的峰值。中间区的掺杂浓度的峰值在半导体基板的深度方向上可以存在于从第一台阶起到栅极沟槽部的底部一端之间。中间区的掺杂浓度的峰值在半导体基板的深度方向上可以存在于比从第一台阶起到栅极沟槽部的底部一端为止的深度的1/2更靠下方的位置。多个栅极沟槽部可以以隔着第二台面部相邻的方式设置。在相邻的多个栅极沟槽部之间可以不设置虚拟沟槽部。第二台面部的台面宽度可以比第一台面部的台面宽度大。第一台面部的台面宽度可以比从半导体基板的上表面起到栅极沟槽部的底部一端为止的深度小。半导体装置可以还具备形成在半导体基板上的层间绝缘膜。层间绝缘膜可以具有接触孔。在第二台面部的上方可以设置多个接触孔。接触区和中间区的掺杂浓度均可以比基区的掺杂浓度高。接触区的掺杂浓度可以与基区的掺杂浓度相等。在本专利技术的第二形态中，提供一种具备半导体基板的半导体装置，该半导体基板具有第一导电型的漂移区。半导体装置可以具备从半导体基板的上表面起设置到漂移区，并沿在半导体基板的上表面预先设定的延伸方向延伸而配置的虚拟沟槽部。半导体装置可以具备以在半导体基板中的与延伸方向垂直的方向上与虚拟沟槽部邻接的方式设置的二极管台面部。半导体装置可以具备在二极管台面部中以与虚拟沟槽部邻接的方式设置在漂移区的上方，且掺杂浓度比漂移区的掺杂浓度高的第一导电型的积累区。半导体装置可以具备在二极管台面部中以与虚拟沟槽部邻接的方式设置在积累区的上方的第二导电型的基区。半导体装置可以具备在二极管台面部中设置在基区与半导体基板的上表面之间，且掺杂浓度比漂移区的掺杂浓度高的第一导电型的发射极区。半导体装置可以具备在二极管台面部中设置在基区与半导体基板的上表面之间的第二导电型的接触区。半导体装置可以具备在二极管台面部中以与虚拟沟槽部邻接的方式设置在漂移区的上方的第二导电型的中间区。二极管台面部中的发射极区和所述接触区的边界可以与延伸方向平行。二极管台面部中的发射极区和所述接触区的边界可以与延伸方向垂直。虚拟沟槽部可以具有：虚拟沟槽、以覆盖虚拟沟槽的内壁的方式形成的虚拟绝缘膜、在虚拟沟槽的内部形成在比虚拟绝缘膜更靠内侧的位置的虚拟导电部。虚拟导电部的底部可以在与二极管台面部相反的一侧具有第三台阶。虚拟导电部的底部可以在与二极管台面部相对的一侧具有与所述延伸方向垂直的方向上的宽度比第三台阶的与所述延伸方向垂直的方向上的宽度小的第四台阶或者没有第四台阶。在半导体基板的深度方向上，中间区的至少一部分可以设置在第三台阶与虚拟沟槽部的底部之间。上述专利技术概要并未列举本专利技术的全部特征。这些特征组的子组合也构成专利技术。附图说明图1a是局部地示出本实施方式的半导体装置100的上表面的一例的图。图1b是示出图1a中的a-a’截面的一例的图。图2a是局部地示出本实施方式的半导体装置100的上表面的另一例的图。图2b是示出图2a中的g-g’截面的一例的图。图3a是局部地示出本实施方式的半导体装置100的上表面的另一例的图。图3b是示出图3a中的h-h’截面的一例的图。图4a是示出图1a中的b-b’截面的一例的图。图4b是示出图1a中的b-b’截面的另一例的图。图4c是示出图1a中的b-b’截面的另一例的图。图5a是图4a中的区域A的放大图。图5b是示出在图5a中设置第二台阶46-2的一例的图。图5c是图1b中的区域S的放大图。图5d是示出具有第一台阶46-1和第二台阶46-2的栅极导电部44的制造方法的一例的图。图6是示出在图5b中不具有第一台阶46-1和第二台阶46-2的比较例的图。图7是示出图5a中的e-e’截面和f-f’截面的掺杂浓度的曲线的一例的图。图8a是示出图1a中的b-b’截面的另一例的图。图8b是示出图1a中的b-b’截面的另一例的图。图8c是示本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，具备：半导体基板，具有第一导电型的漂移区；栅极沟槽部，设置为从所述半导体基板的上表面起到所述漂移区为止，并且配置为沿在所述半导体基板的上表面预先设定的延伸方向延伸；第一台面部，在所述半导体基板中以与所述栅极沟槽部邻接的方式设置在与所述延伸方向垂直的方向的一侧；第二台面部，在所述半导体基板中以与所述栅极沟槽部邻接的方式设置在与所述延伸方向垂直的方向的另一侧；第一导电型的积累区，在所述第一台面部中以与所述栅极沟槽部邻接的方式设置在所述漂移区的上方，且掺杂浓度比所述漂移区的掺杂浓度高；第二导电型的基区，在所述第一台面部中以与所述栅极沟槽部邻接的方式设置在所述积累区的上方；第一导电型的发射极区，在所述第一台面部中以与所述栅极沟槽部邻接的方式设置在所述基区与所述半导体基板的上表面之间，且掺杂浓度比所述漂移区的掺杂浓度高；第二导电型的中间区，在所述第二台面部中以与所述栅极沟槽部邻接的方式设置在所述漂移区的上方；以及第二导电型的接触区，在所述第二台面部的上表面以与所述栅极沟槽部邻接的方式设置在所述中间区的上方，所述栅极沟槽部具有：栅极沟槽；栅极绝缘膜，以覆盖所述栅极沟槽的内壁的方式形成；以及栅极导电部，在所述栅极沟槽的内部形成在比所述栅极绝缘膜更靠内侧的位置，所述栅极导电部的底部在与所述第一台面部相对的一侧具有第一台阶，所述栅极导电部的底部在与所述第二台面部相对的一侧具有与所述延伸方向垂直的方向上的宽度比所述第一台阶的与所述延伸方向垂直的方向上的宽度小的第二台阶或者没有第二台阶，在所述半导体基板的深度方向上，所述中间区的至少一部分设置在所述第一台阶与所述栅极沟槽部的底部之间。...

【技术特征摘要】
2017.07.14 JP 2017-138462;2017.09.15 JP 2017-177941.一种半导体装置，其特征在于，具备：半导体基板，具有第一导电型的漂移区；栅极沟槽部，设置为从所述半导体基板的上表面起到所述漂移区为止，并且配置为沿在所述半导体基板的上表面预先设定的延伸方向延伸；第一台面部，在所述半导体基板中以与所述栅极沟槽部邻接的方式设置在与所述延伸方向垂直的方向的一侧；第二台面部，在所述半导体基板中以与所述栅极沟槽部邻接的方式设置在与所述延伸方向垂直的方向的另一侧；第一导电型的积累区，在所述第一台面部中以与所述栅极沟槽部邻接的方式设置在所述漂移区的上方，且掺杂浓度比所述漂移区的掺杂浓度高；第二导电型的基区，在所述第一台面部中以与所述栅极沟槽部邻接的方式设置在所述积累区的上方；第一导电型的发射极区，在所述第一台面部中以与所述栅极沟槽部邻接的方式设置在所述基区与所述半导体基板的上表面之间，且掺杂浓度比所述漂移区的掺杂浓度高；第二导电型的中间区，在所述第二台面部中以与所述栅极沟槽部邻接的方式设置在所述漂移区的上方；以及第二导电型的接触区，在所述第二台面部的上表面以与所述栅极沟槽部邻接的方式设置在所述中间区的上方，所述栅极沟槽部具有：栅极沟槽；栅极绝缘膜，以覆盖所述栅极沟槽的内壁的方式形成；以及栅极导电部，在所述栅极沟槽的内部形成在比所述栅极绝缘膜更靠内侧的位置，所述栅极导电部的底部在与所述第一台面部相对的一侧具有第一台阶，所述栅极导电部的底部在与所述第二台面部相对的一侧具有与所述延伸方向垂直的方向上的宽度比所述第一台阶的与所述延伸方向垂直的方向上的宽度小的第二台阶或者没有第二台阶，在所述半导体基板的深度方向上，所述中间区的至少一部分设置在所述第一台阶与所述栅极沟槽部的底部之间。2.根据权利要求1所述的半导体装置，其特征在于，在与所述延伸方向垂直的方向上，所述栅极导电部的所述底部一端设置在比所述栅极沟槽部的中央更靠所述第二台面部侧的位置。3.根据权利要求1或2所述的半导体装置，其特征在于，在比所述第一台阶更靠上方的位置，与所述第一台面部相对的一侧的所述栅极绝缘膜的厚度不同于与所述第二台面部相对的一侧的所述栅极绝缘膜的厚度。4.根据权利要求3所述的半导体装置，其特征在于，与所述第二台面部相对的一侧的所述栅极绝缘膜的厚度比与所述第一台面部相对的一侧的所述栅极绝缘膜的厚度大。5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，所述中间区覆盖所述栅极沟槽部的底部的至少一部分。6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，在所述第二台面部中，在所述中间区的上方且所述接触区的下方设置掺杂浓度比所述漂移区的掺杂浓度高的第一导电型的积累区。7.根据权利要求6所述的半导体装置，其特征在于，在所述第二台面部中，所述积累区以与所述栅极沟槽部接触的方式设置。8.根据权利要求6所述的半导体装置，其特征在于，在所述第二台面部中，所述积累区以与所述栅极沟槽部分离的方式设置。9.根据权利要求7或8所述的半导体装置，其特征在于，在所述第二台面部中，在所述积累区设置开口。10.根据权利要求6所述的半导体装置，其特征在于，在所述第二台面部中，所述积累区具有：第一积累区和设置在所述第一积累区的下方且所述中间区的上方的第二积累区。11.根据权利要求10所述的半导体装置，其特征在于，在所述第二台面部中，所述第一积累区具有第一开口，所述第二积累区具有第二开口，在与所述延伸方向垂直的方向上，所述第一开口与所述第二开口的位置不同。12.根据权利要求6所述的半导体装置，其特征在于，在所述第一台面部中，所述积累区在所述深度方向上具有N个...

【专利技术属性】
技术研发人员：内藤达也，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本,JP