The invention discloses a patterning method, which utilizes the etching load effect caused by different pattern densities in the storage array area and the surrounding area, and can etch the first hard mask layer in the storage array area anisotropically without covering the first hard mask layer in the surrounding area.
【技术实现步骤摘要】
图案化方法
本专利技术涉及半导体制作工艺
,特别是涉及一种图案化方法。
技术介绍
集成电路(IC)元件尺寸随着技术的进步不断缩小。传统上通过光刻及蚀刻技术对集成电路特征进行图案化。然而,目前的光刻技术已达到其解析(分辨)极限。随着半导体芯片元件的集成度增加,仅通过光刻技术可能难以形成超过光刻解析极限的超精细图案。因此,该
仍需要一种改良的图案化方法,来形成超精细图案。
技术实现思路
本专利技术的主要目的在于提供一种改良的图案化方法,可以解决现有技术的不足。本专利技术一实施例提供一种图案化方法。首先,提供一基底,其上设有一底层、一第一硬掩模层,设于该底层上、一第二硬掩模层,及一轴心形成层,设于该第二硬掩模层上。再进行一光刻及蚀刻制作工艺,在一存储阵列区内的该第二硬掩模层上,将该轴心形成层图案化成多个轴心图案,具有一第一间距,并将该轴心形成层从一周边区去除。再于该存储阵列区内的该多个轴心图案上及该周边区内的该第二硬掩模层上,沉积一间隙壁材料层。接着,各向异性蚀刻该间隙壁材料层,如此在该多个轴心图案的侧壁上形成多个间隙壁。再去除该多个轴心图案,在该存储阵列区内留下该多个间隙壁,具有一第二间距。再以该多个间隙壁做为一蚀刻掩模,各向异性蚀刻该存储阵列区内的该第二硬掩模层及该周边区内的该第二硬掩模层,如此于该存储阵列区内形成一图案化第二硬掩模层。然后以该图案化的第二硬掩模层做为一蚀刻硬掩模,各向异性蚀刻该存储阵列区内的该第一硬掩模层及该周边区内的该第一硬掩模层,如此于该存储阵列区内形成一图案化第一硬掩模层。为让本专利技术的上述目的、特征及优点能更明显易懂,下文 ...
【技术保护点】
1.一种图案化方法,包含:提供一基底,其上设有一底层、一第一硬掩模层,设于该底层上、一第二硬掩模层,及一轴心形成层,设于该第二硬掩模层上;进行一光刻及蚀刻制作工艺,在一存储阵列区内的该第二硬掩模层上,将该轴心形成层图案化成多个轴心图案,具有一第一间距,并将该轴心形成层从一周边区去除;在该存储阵列区内的该多个轴心图案上及该周边区内的该第二硬掩模层上,沉积一间隙壁材料层;各向异性蚀刻该间隙壁材料层,如此在该多个轴心图案的侧壁上形成多个间隙壁;去除该多个轴心图案,于该存储阵列区内留下该多个间隙壁,具有一第二间距;以该多个间隙壁做为一蚀刻掩模,各向异性蚀刻该存储阵列区内的该第二硬掩模层及该周边区内的该第二硬掩模层,如此于该存储阵列区内形成一图案化第二硬掩模层;以及以该图案化的第二硬掩模层做为一蚀刻硬掩模,各向异性蚀刻该存储阵列区内的该第一硬掩模层及该周边区内的该第一硬掩模层,如此于该存储阵列区内形成一图案化的第一硬掩模层。
【技术特征摘要】
1.一种图案化方法,包含:提供一基底,其上设有一底层、一第一硬掩模层,设于该底层上、一第二硬掩模层,及一轴心形成层,设于该第二硬掩模层上;进行一光刻及蚀刻制作工艺,在一存储阵列区内的该第二硬掩模层上,将该轴心形成层图案化成多个轴心图案,具有一第一间距,并将该轴心形成层从一周边区去除;在该存储阵列区内的该多个轴心图案上及该周边区内的该第二硬掩模层上,沉积一间隙壁材料层;各向异性蚀刻该间隙壁材料层,如此在该多个轴心图案的侧壁上形成多个间隙壁;去除该多个轴心图案,于该存储阵列区内留下该多个间隙壁,具有一第二间距;以该多个间隙壁做为一蚀刻掩模,各向异性蚀刻该存储阵列区内的该第二硬掩模层及该周边区内的该第二硬掩模层,如此于该存储阵列区内形成一图案化第二硬掩模层;以及以该图案化的第二硬掩模层做为一蚀刻硬掩模,各向异性蚀刻该存储阵列区内的该第一硬掩模层及该周边区内的该第一硬掩模层,如此于该存储阵列区内形成一图案化的第一硬掩模层。2.如权利要求1所...
【专利技术属性】
技术研发人员:张峰溢,李甫哲,郭明峰,蔡建成,
申请(专利权)人:联华电子股份有限公司,福建省晋华集成电路有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。