一种S698-T芯片的ATE测试方法及装置制造方法及图纸

本发明专利技术提供的一种用于S698‑T芯片MFIO模块、SRAM模块的ATE测试方法，能够及时发现S698‑T芯片SRAM的异常现象，所述测试方法可以全面验证S698‑T芯片SRAM的功能特性，包括读写数据功能验证、直流参数验证和交流参数验证。基于J750EX测试机台对S698‑T芯片SRAM测试可以快速精确地发现异常现象，提高SOC芯片测试效率，缩短测试周期，降低测试成本。

【技术实现步骤摘要】
一种S698-T芯片的ATE测试方法及装置
本专利技术涉及集成电路测试领域，特别涉及一种S698-T芯片的ATE测试方法及装置。
技术介绍
随着集成电路技术的发展，一个芯片上可以集成数以亿计的器件，并且可以集成预先设计和经过验证的IP(IntellectualProperty)核，如存储器核，微处理器核，DSP核等。这种多元化的集成芯片已经成为能处理各种信息的集成系统，被称为系统芯片SOC(SystemOnachip)。SOC大大降低了系统成本，缩短了设计周期，加快了产品上市的时间。这种新的设计模式为SOC系统集成缩短了设计周期，降低了设计风险，但也给SOC的测试带来了极大的挑战。ATE(AutomaticTestEquipment，自动测试设备)，是一种通过计算机控制来进行器件、电路板和芯片测试的设备。其通过计算机编程取代人工劳动，自动化的完成测试序列。S698-T芯片是一款高性能、高可靠的SoC芯片，最高主频IUCLK为200MHz，最高外频SYSCLK为100MHz，内核电源电压工作范围为1.2V±0.1V，IO电源电压工作范围为3.3V±0.3V，S698-T芯片的所有输入引脚和双向引脚可以兼容5V输入。S698-T芯片SRAM区寻址空间为1024M字节，分为5个BANK，对应5个片选ramsn[4:0]。S698-T芯片的封装形式为塑封球形阵列封装PBGA352、陶瓷球形阵列封装CBGA352和陶瓷针形阵列封装CPGA352。S698-T芯片的多功能IO口MFIO模块、存储器SRAM测试与以往的存储器测试不同，S698-T芯片SRAM测试要在S698-T芯片正常启动工作的基础上再进行相关测试。J750EX测试机台是美国公司Teradyne公司的一款高集成度和低价格的测试机，因为其性价比突出、开发测试程序简便，被广泛使用在数字芯片系统的测试上。基于J750EX测试机台对S698-T芯片SRAM测试可以快速精确地发现异常现象，提高SOC芯片测试效率，缩短测试周期，降低测试成本。因此，开发一种S698-T芯片SRAM的ATE测试方法，有利于满足S698-T芯片的SRAM测试，甚至给所有SOC芯片的测试提供了便捷、有效地方法。
技术实现思路
本专利技术提供的一种用于S698-T芯片多功能IO口MFIO模块、存储器SRAM模块的ATE测试方法，能够及时发现S698-T芯片SRAM的异常现象，所述测试方法可以全面验证S698-T芯片SRAM的功能特性，包括读写数据功能验证、直流参数验证和交流参数验证。基于J750EX测试机台对S698-T芯片SRAM测试可以快速精确地发现异常现象，提高SOC芯片测试效率，缩短测试周期，降低测试成本。附图说明图1所示为本申请所提出的S698-T芯片的ATE测试方法的一个实施例流程图；图2所示为本申请所提出的S698-T芯片的ATE测试方法的一个实施例子方法流程图；图3所示为本申请所提出的S698-T芯片的ATE测试方法的一个实施例子方法流程图；图4所示为本申请所提出的S698-T芯片的ATE测试方法的一个实施例流程图；图5所示为本申请所提出的S698-T芯片的ATE测试方法的一个实施例模块结构图；图6所示为本申请所提出的S698-T芯片的ATE测试方法的仿真文件存储文件格式；图7所示为本申请J750EX测试机台识别的矢量文件格式；图8所示为本专利技术的ATE测试程序的矢量文件格式。具体实施方式以下将结合实施例和附图对本申请的构思、具体结构及产生的技术效果进行清楚、完整的描述，以充分地理解本申请的目的、方案和效果。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。附图中各处使用的相同的附图标记指示相同或相似的部分。本申请所述S698-T芯片是面向嵌入式控制领域而研制的一款高性能、高可靠的SoC芯片，最高主频IUCLK为200MHz，最高外频SYSCLK为100MHz，内核电源电压工作范围为1.2V±0.1V，IO电源电压工作范围为3.3V±0.3V，S698-T芯片的所有输入引脚和双向引脚可以兼容5V输入。S698-T芯片SRAM区寻址空间为1024M字节，分为5个BANK，对应5个片选ramsn[4:0]。S698-T芯片的封装形式为塑封球形阵列封装PBGA352、陶瓷球形阵列封装CBGA352和陶瓷针形阵列封装CPGA352。本申请所述S698-T芯片片内集成通用“多功能IO接口MFIO模块”，其总的通路数为16路，各路的方向可以软件独立设置，每路IO口均有各自的三个寄存器(配置寄存器CONFIG、周期寄存器CYCLE、占空比寄存器DUTY)来设置MFIO的输出特性。本申请所述S698-T芯片SRAM的寻址空间为1024M字节，分为5个BANK，对应5个片选ramsn[4:0]。本专利技术所述仿真文件转成测试向量是对数据信息存储的格式的改变，将仿真文件格式转换成ATE测试机台识别的矢量文件格式。所选的ATE测试机台是J750EX，J750EX测试机台识别的矢量文件格式如图7所示。J750EX测试机台配套的编程软件对矢量文件转化为J750EX测试程序用到的矢量文件格式，ATE测试程序用到的矢量文件格式如图8所示。本专利技术所述S698-T芯片与ATE测试机台的电气连接，是将S698-T芯片的地址、数据、片选使能信号脚与J750EX测试机台信号通道电气连接，电源脚与J750测试机台的电源通道电气连接，地引脚与J750测试机台的地电气连接。S698-T芯片与J750EX测试机台的电气连接是通过转接板进行连接，并通过在转接板上加装芯片测试座放置S698-T芯片。S698-T芯片所有的IO引脚、电源和地引脚通过芯片测试座与转接板连接，转接板放置到J750EX测试机台上的母板上，这样完成了S698-T芯片IO脚、电源和地引脚分别与J750EX机台信道、电源脚和地的电气连接。参照图1所示的S698-T芯片的ATE测试方法的一个实施例流程图，本申请提出S698-T芯片的ATE测试方法，包括以下步骤：S100)读入包含芯片参数的测试代码；S200)将所述测试代码转换为ATE测试机台识别的测试数据；S300)向芯片发送所述测试数据；S400)储存芯片对所述测试数据响应的输出数据。优选地，上述还包括将测试代码转为仿真文件，所述仿真文件为测试代码的Modelsim仿真文件。参照图6，为本申请所提出的S698-T芯片的ATE测试方法的仿真文件存储文件格式；图7所示为本申请J750EX测试机台识别的矢量文件格式；图8所示为本专利技术的ATE测试程序的矢量文件格式。参照图2所示的S698-T芯片的ATE测试方法的一个实施例流程图，所述步骤S200包括以下后置步骤：S201)读取芯片引脚的数值；S202)读取芯片输入时钟周期和/或芯片信号脚时间约束；S203)执行芯片与测试机台之间的通信设定。参照图3所示的S698-T芯片的ATE测试方法的一个实施例流程图，所述步骤S300包括以下前置步骤：S301)将芯片的基准数据加载到ATE测试机台的存储单元；S302)获取所述基准数据中的输入信号值；S303)根据所述输入信号值向芯片输入信号。具体地，所述基准数据为MFIO模块或SRAM块的功能pa本文档来自技高网...

【技术保护点】
1.一种S698‑T芯片的ATE测试方法，其特征在于，包括如下步骤：S100)读入包含芯片参数的测试代码；S200)将所述测试代码转换为ATE测试机台识别的测试数据；S300)向芯片发送所述测试数据；S400)储存芯片对所述测试数据响应的输出数据。

【技术特征摘要】
1.一种S698-T芯片的ATE测试方法，其特征在于，包括如下步骤：S100)读入包含芯片参数的测试代码；S200)将所述测试代码转换为ATE测试机台识别的测试数据；S300)向芯片发送所述测试数据；S400)储存芯片对所述测试数据响应的输出数据。2.根据权利要求1所述的方法，其特征在于，步骤S200还包括以下后置步骤：S201)读取芯片引脚的数值；S202)读取芯片输入时钟周期和/或芯片信号脚时间约束；S203)执行芯片与测试机台之间的通信设定。3.根据权利要求1所述的方法，其特征在于，所述芯片参数至少包括以下一种，芯片的内核电压、IO电压、输入电压、输出电压以及参考电压或上述参数的一个或多个组合。4.根据权利要求3所述的方法，其特征在于，步骤S300还包括以下前置步骤，S301)将芯片的基准数据加载到ATE测试机台的存储单元；S302)获取所述基准数据中的输入信号...

【专利技术属性】
技术研发人员：颜军，王烈阳，赵厉，
申请(专利权)人：珠海欧比特宇航科技股份有限公司，
类型：发明
国别省市：广东,44