半导体器件及其形成方法技术

一种半导体器件及其形成方法，其中方法包括：提供衬底，所述衬底上具有鳍部；形成初始掺杂层，初始掺杂层位于所述鳍部中，所述初始掺杂层表面具有顶尖端；去除所述顶尖端，使初始掺杂层形成掺杂层，且形成掺杂层的处理面；形成掺杂层后，形成位于处理面上的插塞，插塞与所述掺杂层电学连接。所述方法使半导体器件的性能提高。

Semiconductor devices and their formation methods

A semiconductor device and its forming method include: providing a substrate with fins on the substrate; forming an initial doping layer, which is located in the fin and has a tip on the surface of the initial doping layer; removing the tip so that the initial doping layer forms a doping layer, and forming a processing surface of the doping layer after forming the doping layer; The plug on the surface is electrically connected with the doping layer. The method improves the performance of semiconductor devices.

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。然而，现有的鳍式场效应晶体管构成的半导体器件的性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供衬底，所述衬底上具有鳍部；形成初始掺杂层，初始掺杂层位于所述鳍部中，所述初始掺杂层表面具有顶尖端；去除所述顶尖端，使初始掺杂层形成掺杂层，且形成掺杂层的处理面；形成掺杂层后，形成位于处理面上的插塞，插塞与所述掺杂层电学连接。可选的，还包括：在去除所述顶尖端之前，形成介质层，介质层覆盖鳍部、初始掺杂层和衬底；在介质层中形成沟槽，初始掺杂层位于沟槽底部，且沟槽暴露出顶尖端；去除所述顶尖端的方法包括：对沟槽暴露出的初始掺杂层进行表面圆滑处理；形成掺杂层后，在所述沟槽中形成所述插塞。可选的，所述表面圆滑处理的方法为各向同性等离子体处理，参数包括：采用的气体包括CH3F、CH2F2、CHF3和CF4，CH3F的流量为10sccm～100sccm，CH2F2、CHF3和CF4的总流量为0sccm～50sccm，等离子体化功率为100瓦～1000瓦，处理时间为0.1分钟～10分钟。可选的，还包括：在形成所述初始掺杂层和介质层的过程中形成栅极结构，所述栅极结构横跨所述鳍部、覆盖鳍部的部分顶部表面和部分侧壁表面，所述初始掺杂层分别位于栅极结构两侧的鳍部中，介质层还覆盖栅极结构；所述沟槽分别位于栅极结构两侧；形成掺杂层后，所述掺杂层分别位于栅极结构两侧的鳍部中。可选的，所述鳍部的数量为若干个；所述栅极结构横跨所述若干鳍部；所述栅极结构具有相对的第一侧和第二侧，所述掺杂层分别位于栅极结构第一侧和第二侧的鳍部中；所述栅极结构第一侧的插塞和栅极结构第一侧的各掺杂层电学连接，所述栅极结构第二侧的插塞和栅极结构第二侧的各掺杂层电学连接。可选的，还包括：采用自对准硅化工艺在所述沟槽暴露出的掺杂层表面形成金属硅化物层；形成金属硅化物层后，在所述沟槽中形成插塞，栅极结构第一侧的插塞和栅极结构第一侧的各金属硅化物层接触，栅极结构第二侧的插塞和栅极结构第二侧的各金属硅化物层接触。可选的，所述自对准硅化工艺包括：在所述沟槽暴露出的掺杂层表面形成覆盖层；在覆盖层表面形成金属层；进行退火处理，使金属层和覆盖层反应形成金属硅化物层。可选的，所述覆盖层的材料为非晶硅；形成所述覆盖层的工艺为沉积工艺。可选的，所述金属层的材料包括钛；所述金属硅化物层的材料包括钛硅。可选的，所述初始掺杂层包括底区和位于底区上的顶区，所述顶区表面具有顶尖端；所述半导体器件的形成方法还包括：在进行所述表面圆滑处理之前，所述沟槽底部暴露出介质层和初始掺杂层的顶区，沟槽底部的介质层覆盖初始掺杂层的底区和鳍部；进行所述表面圆滑处理之后，所述沟槽底部暴露出介质层和掺杂层的顶部区域，沟槽底部的介质层覆盖掺杂层的底部区域和鳍部；所述插塞还位于沟槽底部的介质层表面。可选的，所述初始掺杂层包括底区和位于底区上的顶区，所述顶区表面具有顶尖端；去除所述顶尖端的方法包括：刻蚀去除所述顶区以去除所述顶尖端，使初始掺杂层的底区形成掺杂层，所述处理面为掺杂层的顶部表面；所述半导体器件的形成方法还包括：在所述掺杂层、鳍部和衬底上形成介质层；在掺杂层处理面上的介质层中形成所述插塞。可选的，刻蚀去除所述顶区的方法包括：形成阻挡层，所述阻挡层覆盖初始掺杂层和鳍部，所述阻挡层还位于衬底上，且鳍部两侧阻挡层的顶部表面高于顶区的整个顶部表面，顶区顶部表面的阻挡层具有第一厚度，鳍部两侧衬底上的阻挡层具有第二厚度，第一厚度小于第二厚度；回刻蚀阻挡层和初始掺杂层直至去除顶区；回刻蚀阻挡层和初始掺杂层后，去除阻挡层。可选的，所述阻挡层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物；所述阻挡层通过在干刻蚀机台中形成。可选的，当所述阻挡层的材料为碳氟聚合物或碳氢氟聚合物时，形成所述阻挡层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度；当所述阻挡层的材料为碳氮聚合物时，形成所述阻挡层的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。可选的，回刻蚀阻挡层和初始掺杂层的工艺为干刻蚀工艺，参数包括：采用的气体包括NF3、CF4、O2、CH2F2、C4F8和CHF3，NF3的流量为50sccm～300sccm，CF4的流量为0sccm～200sccm，O2的流量为0sccm～100sccm，CH2F2的流量为0sccm～100sccm，C4F8的流量为0sccm～100sccm，CHF3的流量为0sccm～100sccm，源射频功率为100瓦～200瓦，偏置电压为0伏～500伏，腔室压强为5mtorr～200mtorr。可选的，所述鳍部的数量为若干个；所述半导体器件的形成方法还包括：形成栅极结构，所述栅极结构横跨所述若干鳍部、覆盖鳍部的部分顶部表面和部分侧壁表面，所述栅极结构具有相对的第一侧和第二侧；所述掺杂层分别位于栅极结构第一侧和第二侧的鳍部中，介质层还覆盖栅极结构；所述栅极结构第一侧各个掺杂层处理面上的插塞相互分立，所述栅极结构第二侧各个掺杂层处理面上的插塞相互分立；所述栅极结构第一侧的插塞分别和栅极结构第一侧的掺杂层电学连接，所述栅极结构第二侧的插塞分别和栅极结构第二侧的掺杂层电学连接。可选的，形成所述插塞的方法包括：所述掺杂层处理面上的介质层中分别形成通孔，通孔位于栅极结构的第一侧和第二侧，所述栅极结构第一侧各个掺杂层上的通孔相互分立，所述栅极结构第二侧各个掺杂层上的通孔相互分立；在通孔中分别形成插塞；所述半导体器件的形成方法还包括：在形成所述介质层之前，形成覆盖层，覆盖层位于所述掺杂层的处理面；形成介质层后，且在形成所述通孔之前，所述介质层还覆盖所述覆盖层；形成所述通孔后，通孔暴露出覆盖层；在通孔暴露出的覆盖层表面形成金属层；进行退火处理，使金属层和覆盖层反应形成金属硅化物层；形成金属本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底上具有鳍部；形成初始掺杂层，初始掺杂层位于所述鳍部中，所述初始掺杂层表面具有顶尖端；去除所述顶尖端，使初始掺杂层形成掺杂层，且形成掺杂层的处理面；形成掺杂层后，形成位于处理面上的插塞，插塞与所述掺杂层电学连接。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底上具有鳍部；形成初始掺杂层，初始掺杂层位于所述鳍部中，所述初始掺杂层表面具有顶尖端；去除所述顶尖端，使初始掺杂层形成掺杂层，且形成掺杂层的处理面；形成掺杂层后，形成位于处理面上的插塞，插塞与所述掺杂层电学连接。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在去除所述顶尖端之前，形成介质层，介质层覆盖鳍部、初始掺杂层和衬底；在介质层中形成沟槽，初始掺杂层位于沟槽底部，且沟槽暴露出顶尖端；去除所述顶尖端的方法包括：对沟槽暴露出的初始掺杂层进行表面圆滑处理；形成掺杂层后，在所述沟槽中形成所述插塞。3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述表面圆滑处理的方法为各向同性等离子体处理，参数包括：采用的气体包括CH3F、CH2F2、CHF3和CF4，CH3F的流量为10sccm～100sccm，CH2F2、CHF3和CF4的总流量为0sccm～50sccm，等离子体化功率为100瓦～1000瓦，处理时间为0.1分钟～10分钟。4.根据权利要求2所述的半导体器件的形成方法，其特征在于，还包括：在形成所述初始掺杂层和介质层的过程中形成栅极结构，所述栅极结构横跨所述鳍部、覆盖鳍部的部分顶部表面和部分侧壁表面，所述初始掺杂层分别位于栅极结构两侧的鳍部中，介质层还覆盖栅极结构；所述沟槽分别位于栅极结构两侧；形成掺杂层后，所述掺杂层分别位于栅极结构两侧的鳍部中。5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述鳍部的数量为若干个；所述栅极结构横跨所述若干鳍部；所述栅极结构具有相对的第一侧和第二侧，所述掺杂层分别位于栅极结构第一侧和第二侧的鳍部中；所述栅极结构第一侧的插塞和栅极结构第一侧的各掺杂层电学连接，所述栅极结构第二侧的插塞和栅极结构第二侧的各掺杂层电学连接。6.根据权利要求5所述的半导体器件的形成方法，其特征在于，还包括：采用自对准硅化工艺在所述沟槽暴露出的掺杂层表面形成金属硅化物层；形成金属硅化物层后，在所述沟槽中形成插塞，栅极结构第一侧的插塞和栅极结构第一侧的各金属硅化物层接触，栅极结构第二侧的插塞和栅极结构第二侧的各金属硅化物层接触。7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述自对准硅化工艺包括：在所述沟槽暴露出的掺杂层表面形成覆盖层；在覆盖层表面形成金属层；进行退火处理，使金属层和覆盖层反应形成金属硅化物层。8.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述覆盖层的材料为非晶硅；形成所述覆盖层的工艺为沉积工艺。9.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述金属层的材料包括钛；所述金属硅化物层的材料包括钛硅。10.根据权利要求5或6所述的半导体器件的形成方法，其特征在于，所述初始掺杂层包括底区和位于底区上的顶区，所述顶区表面具有顶尖端；所述半导体器件的形成方法还包括：在进行所述表面圆滑处理之前，所述沟槽底部暴露出介质层和初始掺杂层的顶区，沟槽底部的介质层覆盖初始掺杂层的底区和鳍部；进行所述表面圆滑处理之后，所述沟槽底部暴露出介质层和掺杂层的顶部区域，沟槽底部的介质层覆盖掺杂层的底部区域和鳍部；所述插塞还位于沟槽底部的介质层表面。11.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述初始掺杂层包括底区和位于底区上的顶区，所述顶区表面具有顶尖端；去除所述顶尖端的方法包括：刻蚀去除所述顶区以去除所述顶尖端，使初始掺杂层的底区形成掺杂层，所述处理面为掺杂层的顶部表面；所述半导体器件的形成方法还包括：在所述掺杂层、鳍部和衬底上形成介质层；在掺杂层处理面上的介质层中形成所述插塞。12.根据权利要求11所述的半导体器件的形成方法，其特征在于，刻蚀去除所述顶区的方法包括：形成阻挡层，所述阻挡层覆盖初...

【专利技术属性】
技术研发人员：张海洋，刘盼盼，王士京，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31