The embodiment of the present invention provides a shift register, a driving method and a display device, including a first input module and a second input module connected with the input signal terminal and the first clock signal terminal, a first control module and a second control module connected with the second clock signal terminal, a third control module connected with the first reference signal terminal, and a first reference signal terminal, respectively. The output module and capacitors connected by the second reference signal terminal and the output signal terminal. The shift register can use high/low level trigger signal as input signal to realize overlapping of output signal, which can be used as both scanning driving circuit and light emitting driving circuit. Two clock signals are used to rewrite the third and fourth node potentials in each half cycle, and the output waveforms are maintained steadily through capacitance at other times. Moreover, the process window is large, and the normal output can be achieved even when the threshold drift is serious.
【技术实现步骤摘要】
一种移位寄存器、其驱动方法及显示装置
本专利技术涉及计算机
,尤指一种移位寄存器、其驱动方法及显示装置。
技术介绍
随着显示屏的不断发展,消费群众对显示屏稳定性的要求也越来越高。显示屏的稳定性很大程度体现在栅极驱动电路以及组成栅极驱动电路的移位寄存器上。目前,移位寄存器多采用5T2C的结构(即包括5个开关晶体管及2个电容)。如图1所示,图1为现有技术提供的一种移位寄存器,第一开关晶体管M1至第五开关晶体管M5均为P型薄膜晶体管。如图2所示的电路时序图,当输出信号端OUT输出低电平信号时,第三开关晶体管M3因输出信号端OUT输出的低电平信号而打开,此时第一参考信号端VGH输出的高电平信号因第三开关晶体管M3的打开而传输至第一节点N1。因第一节点N1为高电平信号,因此第五开关晶体管M5断开。如后续第一节点N1一直持续处于高电平状态而没有被及时写入低电平信号,则输出信号端OUT会输出异常,产生电路的竞争风险,造成移位寄存器不稳定。因此,目前急需一种稳定的移位寄存器及栅极驱动电路,能够在保证电路稳定并实现输出端正常输出。
技术实现思路
本专利技术实施例提供一种移位寄存器、其驱动方法及显示装置,用以解决现有技术中存在的移位寄存器输出不稳定的问题。本专利技术实施例提供了一种移位寄存器,包括:第一输入模块,第二输入模块,第一控制模块,第二控制模块,第三控制模块,输出模块,第一耦合模块,第二耦合模块,第三耦合模块以及第四耦合模块;其中,所述第一输入模块分别与输入信号端和第一时钟信号端电连接,用于在所述第一时钟信号端的控制下,将所述输入信号端输入的输入信号传输至第一节点; ...
【技术保护点】
1.一种移位寄存器,包括:第一输入模块,第二输入模块,第一控制模块,第二控制模块,第三控制模块,输出模块,第一耦合模块,第二耦合模块,第三耦合模块以及第四耦合模块;其中,所述第一输入模块分别与输入信号端和第一时钟信号端电连接,用于在所述第一时钟信号端的控制下,将所述输入信号端输入的输入信号传输至第一节点;所述第二输入模块分别与所述输入信号端和所述第一时钟信号端电连接,用于在所述输入信号端的控制下,将所述第一时钟信号端输入的第一时钟信号传输至第二节点;所述第一控制模块与第二时钟信号端电连接,用于在所述第二节点的控制下,将所述第二时钟信号端输入的第二时钟信号传输至第三节点;所述第二控制模块与所述第二时钟信号端电连接,用于在所述第一节点和所述第二时钟信号端的控制下,将所述第二时钟信号端输入的第二时钟信号或所述第一节点的电位传输至第四节点;所述第三控制模块与第一参考信号端电连接,用于在所述第三节点的控制下,将所述第一参考信号端输入的第一参考信号传输至所述第四节点;所述输出模块分别与所述第一参考信号端、第二参考信号端和输出信号端电连接,用于在所述第三节点和所述第四节点的控制下,将所述第一参考信号 ...
【技术特征摘要】
1.一种移位寄存器,包括:第一输入模块,第二输入模块,第一控制模块,第二控制模块,第三控制模块,输出模块,第一耦合模块,第二耦合模块,第三耦合模块以及第四耦合模块;其中,所述第一输入模块分别与输入信号端和第一时钟信号端电连接,用于在所述第一时钟信号端的控制下,将所述输入信号端输入的输入信号传输至第一节点;所述第二输入模块分别与所述输入信号端和所述第一时钟信号端电连接,用于在所述输入信号端的控制下,将所述第一时钟信号端输入的第一时钟信号传输至第二节点;所述第一控制模块与第二时钟信号端电连接,用于在所述第二节点的控制下,将所述第二时钟信号端输入的第二时钟信号传输至第三节点;所述第二控制模块与所述第二时钟信号端电连接,用于在所述第一节点和所述第二时钟信号端的控制下,将所述第二时钟信号端输入的第二时钟信号或所述第一节点的电位传输至第四节点;所述第三控制模块与第一参考信号端电连接,用于在所述第三节点的控制下,将所述第一参考信号端输入的第一参考信号传输至所述第四节点;所述输出模块分别与所述第一参考信号端、第二参考信号端和输出信号端电连接,用于在所述第三节点和所述第四节点的控制下,将所述第一参考信号端输入的第一参考信号或所述第二参考信号端输入的第二参考信号传输至所述输出信号端;所述第一耦合模块包括第一电容,所述第一电容与所述第二节点电连接,用于稳定所述第二节点的电位;所述第二耦合模块包括第二电容,所述第二电容分别与所述第一节点和所述第二控制模块电连接,用于稳定所述第一节点的电位;所述第三耦合模块包括第三电容,所述第三电容分别与所述第三节点和所述第一参考信号端电连接,用于稳定所述第三节点的电位;所述第四耦合模块包括第四电容,所述第四电容分别与所述第四节点和所述第二参考信号端电连接,用于稳定所述第四节点的电位。2.如权利要求1所述的移位寄存器,其特征在于,所述第一输入模块包括:第一开关晶体管;所述第一开关晶体管的栅极与所述第一时钟信号端电连接,源极与所述输入信号端电连接,漏极与所述第一节点电连接。3.如权利要求1所述的移位寄存器,其特征在于,所述第二输入模块包括:第二开关晶体管;所述第二开关晶体管的栅极与所述输入信号端电连接,源极与所述第一时钟信号端电连接,漏极与所述第二节点电连接。4.如权利要求1所述的移位寄存器,其特征在于,所述第一控制模块包括:第三开关晶体管;所述第三开关晶体管的栅极与所述第二节点电连接,源极与所述第二时钟信号端电连接,漏极与所述第三节点电连接。5.如权利要求1所述的移位寄存器,其特征在于,所述第二控制模块包括:第四开关晶体管和第五开关晶体管;其中,所述第四开关晶体管的栅极与所述第一节点电连接,源极分别与所述第二时钟信号端和所述第五开关晶体管的栅极电连接,漏极分别与所述第二电容的第一电极和所述第五开关晶体管的源极电连接;所述第五开关晶体管的漏极与所述第四节点电连接;所述第二电容的第二电极与所述第一节点电连接。6.如权利要求1所述的移位寄存器,其特征在于,所述第三控制模块包括:第六开关晶体管;所述第六开关晶体管的栅极与所述第三节点电连接,源极与所述第一参考信号端电连接,漏极与所述第四节点电连接。7.如权利要求1所述的移位寄存器,其特征在于,所述输出模块包括:第七开关晶体管和第八开关晶体管;其中,所述第七开关晶体管的栅极与所述第三节点电连接,源极与所述第一参考信号端电连接,漏极分别与所述第八开关晶体管的漏极和所述输出信号端电连接;所述第八开关晶体管的栅极与所述...
【专利技术属性】
技术研发人员:朱仁远,李玥,高娅娜,向东旭,陈泽源,孙伯彰,
申请(专利权)人:上海天马有机发光显示技术有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。