一种通过摆放电容位置抑制平面谐振的方法与系统技术方案

本发明专利技术提供了一种通过摆放电容位置抑制平面谐振的方法与系统，包括：S1、基于芯片不同的叠层结构，得到不同的Dk和Df的值以及电源层与地层之间的高度；S2、作阻抗分析，寻找最低固有频率的位置；S3、在所述最低固有频率的位置处作仿真谐振图，分析平面谐振对信号的干扰情况；S4、在高速器件下方设置数量不同的去耦电容，重新仿真谐振图，直至平面谐振处于期望范围内。实现了通过改变由电源层和地层之间形成的腔体，从而改善频段的谐振的目的；可以减少因腔体谐振引起的地弹效应，从而减少由此产生的电磁干扰；对去耦电容不同摆放位置产生的去谐振作用对信号的影响表达出来。

【技术实现步骤摘要】
一种通过摆放电容位置抑制平面谐振的方法与系统
本专利技术涉及信号传输
，特别是一种通过摆放电容位置抑制平面谐振的方法与系统。
技术介绍
在多层电路板中，通常会分为电源层和地层，电源和地层大块平面间构成了谐振腔，高速数字信号经过时，电源地之间电压起了波动。既然是谐振，就要固有频率，这个固有频率是与电源和地平面的形状、中间的介质参数(介电常数、损耗、厚度)有关系的。一旦这些参数定下来，固有频率就定下来了。高速信号含有丰富的频谱成分，其中有一些跟PCB电源地的固有频率一样，那么就波动了。如果固有频率中最低的一个高达10GHz，而信号的频谱成分到5GHz后面就没有了，那么，这个信号是无法引起电源地之间的电压波动的。阻抗分析得到的是阻抗与频率的关系，对应了固有频率，这些频率的激励会引起谐振。这种谐振不仅仅能严重影响高速信号的传输，而且还会产生EMI的现象，会破坏高速信号的传输质量，对信号传输造成严重干扰，还会将电磁传到PCB电路板以外的地方。在PCB多层设计中往往在中间层为电源层和地层，电源层和地层上下连着构成一个腔体，这个腔体之间会形成一种平面谐振，这种平面谐振会影响高速信号。
技术实现思路
本专利技术的目的是提供一种通过摆放电容位置抑制平面谐振的方法与系统，旨在解决现有技术中电源层和地层之间的腔体会导致平面谐振的问题，实现减少因腔体谐振引起的地弹效应，减少电磁干扰。为达到上述技术目的，本专利技术提供了一种通过摆放电容位置抑制平面谐振的方法，包括以下步骤：S1、基于芯片不同的叠层结构，得到不同的Dk和Df的值以及电源层与地层之间的高度；S2、作阻抗分析，寻找最低固有频率的位置；S3、在所述最低固有频率的位置处作仿真谐振图，分析平面谐振对信号的干扰情况；S4、在高速器件下方设置数量不同的去耦电容，重新仿真谐振图，直至平面谐振处于期望范围内。优选地，所述仿真谐振图具体操作为：在叠层信息中，并对最低固有频率添加正弦波，作AC分析。优选地，所述高速器件之间信号链路信号为PCIE3.0信号。优选地，所述去耦电容大小为22pF。本专利技术还提供了一种通过摆放电容位置抑制平面谐振的系统，所述系统包括：叠层信息获取模块，用于基于芯片不同的叠层结构，得到不同的Dk和Df的值以及电源层与地层之间的高度；最低频率位置确定模块，用于作阻抗分析，寻找最低固有频率的位置；谐振干扰初始模块，用于在所述最低固有频率的位置处作仿真谐振图，分析平面谐振对信号的干扰情况；谐振优化模块，用于在高速器件下方设置数量不同的去耦电容，重新仿真谐振图，直至平面谐振处于期望范围内。优选地，所述谐振干扰初始模块包括：AC分析单元，用于在叠层信息中，并对最低固有频率添加正弦波，作AC分析；谐振干扰分析单元，用于分析平面谐振对信号的干扰情况。优选地，所述高速器件之间信号链路信号为PCIE3.0信号。优选地，所述去耦电容大小为22pF。
技术实现思路
中提供的效果仅仅是实施例的效果，而不是专利技术所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：与现有技术相比，本专利技术通过分析不同电容摆放位置，将平面谐振点转移到工作频率以外，实现了通过改变由电源层和地层之间形成的腔体，从而改善频段的谐振的目的；可以减少因腔体谐振引起的地弹效应，从而减少由此产生的电磁干扰；对去耦电容不同摆放位置产生的去谐振作用对信号的影响表达出来。另外，在某块板卡信号完整性不理想时，由于服务器为一整个系统，其他子卡能够确保信号完整性，进而保证了整个服务器运行的安全。大大增强RACK整机柜服务器的信号完整性和可靠性。附图说明图1为本专利技术实施例中所提供的一种通过摆放电容位置抑制平面谐振的方法流程图；图2为本专利技术实施例中所提供的一种优化前的平面谐振图和谐振点；图3为本专利技术实施例中所提供的一种优化后的平面谐振图和谐振点；图4为本专利技术实施例中所提供的一种通过摆放电容位置抑制平面谐振的系统结构框图。具体实施方式为了能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本专利技术进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本专利技术省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本专利技术。下面结合附图对本专利技术实施例所提供的一种通过摆放电容位置抑制平面谐振的方法与系统进行详细说明。如图1所示，本专利技术实施例公开了一种通过摆放电容位置抑制平面谐振的方法，包括以下步骤：S1、基于芯片不同的叠层结构，得到不同的Dk和Df的值以及电源层与地层之间的高度；S2、作阻抗分析，寻找最低固有频率的位置；S3、在所述最低固有频率的位置处作仿真谐振图，分析平面谐振对信号的干扰情况；S4、在高速器件下方设置数量不同的去耦电容，重新仿真谐振图，直至平面谐振处于期望范围内。针对不同的项目，采用不同的叠层，进而可以获得不同的Dk和Df的值以及叠层的具体厚度，即电源层与地层之间的高度，通过数学模型分析的方法，可以准确得到短柱谐振对整个系统电路板的影响，大大降低在整个电路设计中地孔对信号的影响，从而在整个电路板运行时，能够极大的促进系统整体运转的可靠性。在叠层信息中，取其中一个谐振频率，并对该谐振频率添加正弦波，作AC分析，即可观察电源地平面上的谐振模式，即电压分布。对于PI设计，先作阻抗分析，寻找最低固有频率的位置，如果最低固有频率太低，需要对结构进行改变，包括电源低形状以及介质厚度等，来提升最低固有频率。在比较低的几个频率上作AC仿真分析，查看各自对应的电压波动模式，是否有关键器件落在波动最大的位置处，并添加去耦电容，再次作AC分析。例如，在某一PCB板卡中，有两颗高速器件的收、发模块，腔体为电源层和地平面包围而成，信号频率为625MHz，高速器件之间的信号链路信号为PCIE3.0信号。分析其平面谐振，如图2所示，图中分别为主要的谐振频率，分别为607MHz和828MHz，谐振热点位于信号走线的中央附近。在该板卡的两颗高速器件的收、发模块中的一颗器件的正下方放置10颗22pF电容，在另一颗器件的下方放置22pF的电容以后，发现第一谐振转移到了491MHz，为了抑制828MHz附近的板中谐振，在谐振幅度最大的热点区域放置总共12颗22pF去耦电容，重新仿真谐振图，如图3所示，重新放置电容后能够将平面谐振降到期望的范围内，并满足系统要求。本专利技术实施例通过分析不同电容摆放位置，将平面谐振点转移到工作频率以外，实现了通过改变由电源层和地层之间形成的腔体，从而改善频段的谐振的目的；可以减少因腔体谐振引起的地弹效应，从而减少由此产生的电磁干扰；对去耦电容不同摆放位置产生的去谐振作用对信号的影响表达出来。另外，在某块板卡信号完整性不理想时，由于服务器为一整个系统，其他子卡能够确保信号完整性，进而保证了整个服务器运行的安全。大大增强RACK整机柜服务器的信号完整性和可靠性。如图4所示，本专利技术还公开了一种通过摆放电容位置抑制平面谐振的系统，其特征在于，所述系统包括：叠层信息获取本文档来自技高网...

【技术保护点】
1.一种通过摆放电容位置抑制平面谐振的方法，其特征在于，包括以下步骤：S1、基于芯片不同的叠层结构，得到不同的Dk和Df的值以及电源层与地层之间的高度；S2、作阻抗分析，寻找最低固有频率的位置；S3、在所述最低固有频率的位置处作仿真谐振图，分析平面谐振对信号的干扰情况；S4、在高速器件下方设置数量不同的去耦电容，重新仿真谐振图，直至平面谐振处于期望范围内。

【技术特征摘要】
1.一种通过摆放电容位置抑制平面谐振的方法，其特征在于，包括以下步骤：S1、基于芯片不同的叠层结构，得到不同的Dk和Df的值以及电源层与地层之间的高度；S2、作阻抗分析，寻找最低固有频率的位置；S3、在所述最低固有频率的位置处作仿真谐振图，分析平面谐振对信号的干扰情况；S4、在高速器件下方设置数量不同的去耦电容，重新仿真谐振图，直至平面谐振处于期望范围内。2.根据权利要求1所述的一种通过摆放电容位置抑制平面谐振的方法，其特征在于，所述仿真谐振图具体操作为：在叠层信息中，并对最低固有频率添加正弦波，作AC分析。3.根据权利要求1或2所述的一种通过摆放电容位置抑制平面谐振的方法，其特征在于，所述高速器件之间信号链路信号为PCIE3.0信号。4.根据权利要求1或2所述的一种通过摆放电容位置抑制平面谐振的方法，其特征在于，所述去耦电容大小为22pF。5.一种通过摆放电容位置抑制平面谐振的系统，其特征在于，所述系统包...

【专利技术属性】
技术研发人员：刘法志，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41