一种读高压传输电路制造技术

本发明专利技术公开了一种读高压传输电路，包括：逻辑电路，用于将擦除许可信号ERASE、编程许可信号PROG转换为高压许可信号EPEN和读取许可信号EN；控制电路，用于将高压许可信号EPEN和读取许可信号EN的转换为高压传输控制信号Vgate；传输电路，用于在高压传输控制信号Vgate的控制下于读取时将读高压VD25传输至高压ZVDDL节点，而于擦除和编程时断开读高压VD25与输出高压ZVDDL节点的连接，本发明专利技术可减小电压压降，加快高压传输的速度，最终加快字线电压建立速度。

【技术实现步骤摘要】
一种读高压传输电路
本专利技术涉及存储器
，特别是涉及一种读高压传输电路。
技术介绍
一般来说，分栅式闪存在读操作时字线上加2.5V高压；编程时字线上加1.5V电压；擦写时字线上加12V高压，在高速设计过程中，会引入5V来加快读速度，在进行读操作时，字线电压建立速度会影响最终的读取速度。图1为传统的读高压传输电路的电路结构图。如图1所示，PMOS管P1的源极和衬底接读高压VD25，PMOS管P1的漏极接PMOS管P2的源极，PMOS管P2的漏极和衬底接高压ZVDDL，PMOS管P1的栅极接第一许可信号EN1，PMOS管P2的栅极接第二许可信号EN2，该读高压传输电路通过两个PMOS管P1和P2串联，避免体效应的影响。具体地，读操作时，第一许可信号EN1、第二许可信号EN2为0，PMOS管P1和P2均导通，ZVDDL＝VD25；编程或擦除操作时，第一许可信号EN1＝2.5V、第二许可信号EN2＝ZVDDL，PMOS管P1和P2均截止，能够关断该路径。然而，现有技术中由于两个MOS管串联，寄生阻容RC较大，导致传输速度偏慢。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种读高压传输电路，以减小电压压降，加快高压传输的速度，最终加快字线电压建立速度，并防止擦除操作时ZVDDL对VD25的过充，起到保护作用。为达上述及其它目的，本专利技术提出一种读高压传输电路，包括：逻辑电路，用于将擦除许可信号ERASE、编程许可信号PROG转换为高压许可信号EPEN和读取许可信号EN；控制电路，用于将高压许可信号EPEN和读取许可信号EN的转换为高压传输控制信号Vgate；传输电路，用于在高压传输控制信号Vgate的控制下于读取时将读高压VD25传输至高压ZVDDL节点，而于擦除和编程时断开读高压VD25与输出高压ZVDDL节点的连接。优选地，所述传输电路利用NMOS管传输，利用高压传输控制信号Vgate来控制读操作时字线高压的传输。优选地，所述逻辑电路包括或非门、第一电平位移器和第二电平位移器，所述擦除许可信号ERASE和编程许可信号PROG连接至所述或非门的两个输入端，所述或非门的输出端连接至所述第一电平位移器的许可输入端EN1，高压ZVDD连接至所述第一电平位移器的高压输入端HVIN，所述第一电平位移器的输出即高压许可信号EPEN连接至所述控制电路，擦除许可信号ERASE连接至所述第二电平位移器的许可输入端EN2，读高压VD25连接至所述第二电平位移器的高压输入端HVIN，所述第二电平位移器的输出即读取许可信号EN连接至所述控制电路。优选地，所述控制电路包括第一PMOS管P1、第一NMOS管N1以及第二PMOS管P2和第二NMOS管N2，所述高压许可信号EPEN连接至所述第一PMOS管P1的栅极和第一NMOS管N1的栅极，所述读取许可信号EN连接至所述第二PMOS管P2的栅极和第二NMOS管N2的栅极；读高压VD25连接至第二PMOS管P2的源极，第二NMOS管N2的源极接地，所述第二PMOS管P2的漏极与第二NMOS管N2的漏极和第一NMOS管N1的源极相连组成读取电压Vs节点，高压ZVDD连接至所述第一PMOS管P1的源极，第一PMOS管P1的漏极与第一NMOS管N1的漏极以及所述传输电路相连组成高压传输控制信号Vgate节点。优选地，所述传输电路包括NMOS管N0，所述第一PMOS管P1的漏极与第一NMOS管N1的漏极和所述NMOS管N0的栅极相连组成所述高压传输控制信号Vgate节点；读高压VD25连接至所述NMOS管N0的漏极，所述NMOS管N0的源极连接至输出高压ZVDDL节点。优选地，所述传输电路利用高压传输控制信号Vgate来控制读操作时字线高压的传输，读操作时所述高压传输控制信号Vgate≥VD25+Vth。优选地，于读操作时，所述第二电平位移器输出的读取许可信号EN使第二NMOS管N2导通，同时，所述第一电平位移器输出的高压许可信号EPEN使第一PMOS管P1导通,高压传输控制信号Vgate＝ZVDD使所述NMOS管N0导通，所述内部高压ZVDD≥VD25+Vth。优选地，于编程时，所述第二电平位移器输出的读取许可信号使所述第二NMOS管N2导通，同时，所述第一电平位移器输出的高压许可信号EPEN使第一NMOS管N1导通，高压传输控制信号Vgate＝Vs＝0使所述NMOS管N0截止。优选地，于擦除时，所述第二电平位移器输出的读取许可信号EN使第二PMOS管P2导通，同时，所述第一电平位移器输出的高压许可信号EPEN使第一NMOS管N1导通，高压传输控制信号Vgate＝Vs＝VD25使所述NMOS管N0截止。优选地，于擦除操作结束时，高压ZVDD会放电至读操作时的Vgate，其中，Vgate≥VD25+Vth，此时输出高压ZVDDL＝ZVDD；在进入到待机模式时，NMOS管N0导通，由于NMOS的阈值电压损失，读高压VD25会被限制在Vgate-Vth的电压值，消除了输出高压ZVDDL对读高压VD25的耦合作用，保护了读高压VD25不被耦合至高电压。与现有技术相比，本专利技术一种读高压传输电路通过利用NMOS管传输，利用高压传输控制信号Vgate(Vgate≥VD25+Vth，本专利技术选择5V)来控制读操作时字线高压的传输，以达到减小电压压降，加快高压传输的速度，最终加快字线电压建立速度的目的，同时，本专利技术可防止擦除操作时ZVDDL对读高压VD25的过充，起到保护作用。附图说明图1为传统的读高压传输电路的电路结构图；图2为本专利技术一种读高压传输电路的结构示意图；图3为现有技术之读高压传输电路和本专利技术之读高压传输电路读取时的仿真结果对比图。具体实施方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图2为本专利技术一种读高压传输电路的结构示意图。如图2所示，本专利技术一种读高压传输电路，包括：逻辑电路10、控制电路20和传输电路30。其中，逻辑电路10由或非门NOR1、第一电平位移器LS1和第二电平位移器LS2组成，用于将擦除许可信号ERASE、编程许可信号PROG转换为高压许可信号EPEN和读取许可信号EN；控制电路20由PMOS管P1、NMOS管N1以及PMOS管P2和NMOS管N2组成，用于将高压许可信号EPEN和读取许可信号EN的转换为高压传输控制信号Vgate；传输电路30由NMOS管N0组成，用于在高压传输控制信号Vgate的控制下于读取时将读高压VD25传输至高压ZVDDL节点，而于擦除和编程时断开读高压VD25与输出高压ZVDDL节点的连接。擦除许可信号ERASE和编程许可信号PROG连接至或非门NOR1的两个输入端，或非门NOR1的输出端连接至第一电平位移器LS1的许可输入端EN1，高压ZVDD连接至第一电平位移器LS1的高压输入端HVIN，第一电平位移器LS1的输出即高压许可信号EPEN连接至PMOS管P1的栅极和NMOS管N1的栅极；擦除许可信号ERASE还本文档来自技高网...

【技术保护点】
1.一种读高压传输电路，包括：逻辑电路，用于将擦除许可信号ERASE、编程许可信号PROG转换为高压许可信号EPEN和读取许可信号EN；控制电路，用于将高压许可信号EPEN和读取许可信号EN的转换为高压传输控制信号Vgate；传输电路，用于在高压传输控制信号Vgate的控制下于读取时将读高压VD25传输至高压ZVDDL节点，而于擦除和编程时断开读高压VD25与输出高压ZVDDL节点的连接。

【技术特征摘要】
1.一种读高压传输电路，包括：逻辑电路，用于将擦除许可信号ERASE、编程许可信号PROG转换为高压许可信号EPEN和读取许可信号EN；控制电路，用于将高压许可信号EPEN和读取许可信号EN的转换为高压传输控制信号Vgate；传输电路，用于在高压传输控制信号Vgate的控制下于读取时将读高压VD25传输至高压ZVDDL节点，而于擦除和编程时断开读高压VD25与输出高压ZVDDL节点的连接。2.如权利要求1所述的一种读高压传输电路，其特征在于：所述逻辑电路包括或非门、第一电平位移器和第二电平位移器，所述擦除许可信号ERASE和编程许可信号PROG连接至所述或非门的两个输入端，所述或非门的输出端连接至所述第一电平位移器的许可输入端EN1，高压ZVDD连接至所述第一电平位移器的高压输入端HVIN，所述第一电平位移器的输出即高压许可信号EPEN连接至所述控制电路，擦除许可信号ERASE连接至所述第二电平位移器的许可输入端EN2，读高压VD25连接至所述第二电平位移器的高压输入端HVIN，所述第二电平位移器的输出即读取许可信号EN连接至所述控制电路。3.如权利要求2所述的一种读高压传输电路，其特征在于：所述控制电路包括第一PMOS管P1、第一NMOS管N1以及第二PMOS管P2和第二NMOS管N2，所述高压许可信号EPEN连接至所述第一PMOS管P1的栅极和第一NMOS管N1的栅极，所述读取许可信号EN连接至所述第二PMOS管P2的栅极和第二NMOS管N2的栅极；读高压VD25连接至第二PMOS管P2的源极，第二NMOS管N2的源极接地，所述第二PMOS管P2的漏极与第二NMOS管N2的漏极和第一NMOS管N1的源极相连组成读取电压Vs节点，高压ZVDD连接至所述第一PMOS管P1的源极，第一PMOS管P1的漏极与第一NMOS管N1的漏极以及所述传输电路相连组成高压传输控制信号Vgate节点。4.如权利要求3所述的一种读高压传输电路，其特征在于：所述传输电路包括NMOS管N0，所述第一PMOS管P1的漏极与第一NMOS管N1的漏极和所述NMOS管N0的栅极相连组成所述高压...

【专利技术属性】
技术研发人员：徐依然，朱文毅，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31