时序控制电路制造技术

本发明专利技术公开了一种时序控制电路，包括参考电流模块，所述参考电流模块用于根据感应到的外界环境输出一参考电流，所述参考电流随外界环境的不同而变化；时序电路模块，所述时序电路模块用于接收所述参考电流，并对接收到的控制信号产生时序变化后输出，所述时序变化为接收和输出所述控制信号的时间差。因本发明专利技术中的所述参考电流模块输出的参考电流可以随外界环境的不同而变化，则所述时序电路模块接收所述参考电流便可实现对不同时序模块产生不同时序，有利于缩小所述时序控制电路的时序变化，即缩小接收和输出所述控制信号的时间差，以提高闪存产品读取操作的速度。

【技术实现步骤摘要】
时序控制电路
本专利技术涉及集成电路
，特别涉及一种时序控制电路。
技术介绍
随着闪存(Flash)产品的不断应用，市场对其读速度的要求越来越高，目前Flash的时序控制电路采用的设计基本是RC(电阻电容)充放电、或者是给定的一个恒定电流镜像到时序模块产生不同时序。这样的设计由于没有关联时序控制电路中的器件在外界环境下(不同工艺角、不同温度和电压下)的变化，设计出来时序控制电路的时序变化(timingvariation)非常大，导致其Flash的读性能指标受限于时序变化的最大值，影响Flash产品的性能。因此如何减小时序变化成为重要课题之一。
技术实现思路
本专利技术所要解决的技术问题是提供一种能够减小时序变化的时序控制电路，以提高闪存产品读取操作的速度。为解决上述技术问题及相关问题，本专利技术提供的一种时序控制电路，包括：参考电流模块，所述参考电流模块用于根据感应到的外界环境输出一参考电流，所述参考电流随外界环境的不同而变化；时序电路模块，所述时序电路模块用于接收所述参考电流，并对接收到的控制信号产生时序变化后输出，所述时序变化为接收和输出所述控制信号的时间差。可选的，所述参考电本文档来自技高网...

【技术保护点】
1.一种时序控制电路，其特征在于，包括：参考电流模块，所述参考电流模块用于根据感应到的外界环境输出一参考电流，所述参考电流随外界环境的不同而变化；时序电路模块，所述时序电路模块用于接收所述参考电流，并对接收到的控制信号产生时序变化后输出，所述时序变化为接收和输出所述控制信号的时间差。

【技术特征摘要】
1.一种时序控制电路，其特征在于，包括：参考电流模块，所述参考电流模块用于根据感应到的外界环境输出一参考电流，所述参考电流随外界环境的不同而变化；时序电路模块，所述时序电路模块用于接收所述参考电流，并对接收到的控制信号产生时序变化后输出，所述时序变化为接收和输出所述控制信号的时间差。2.如权利要求1所述的时序控制电路，其特征在于，所述参考电流模块包括一环路电路，所述环路电路至少包括第一晶体管、第二晶体管和一电阻，所述电阻的一端和所述第一晶体管的源极均接地线，所述电阻的另一端和所述第一晶体管的栅极与所述第二晶体管的源极相连，所述第二晶体管的栅极与所述第一晶体管的漏极相连，所述第二晶体管的漏极输出所述参考电流。3.如权利要求2所述的时序控制电路，其特征在于，所述参考电流模块还包括第三晶体管和第四晶体管，所述第三晶体管的漏极和第二晶体管的栅极相连，所述第三晶体管的源极接入一恒定电流，所述第四晶体管的源极连接电源线，所述第四晶体管的漏极、栅极与所述第二晶体管的漏极相连输出所述参考电流。4.如权利要求3所述的时序控制电路，其特征在于，所述时序电路模块包括用于接收所述控制信号的信号输入端；用于输出所述控制信号的信号输出端；用于将所述参考电流转化为充电电流的第五晶体管和第六晶体管；用于产生时序变化的第七晶体管和第八晶体管。5.如权利要求4所述的时序控制电路，其特征在于，所述第五晶体管的源极连接电源线，所述第五晶体管的栅极接入所述参考电流，所述第五晶体管的漏极与所述第六晶体管的源极相连，所述第六晶体管的栅极由所述控制信号控制，所述第六晶体管的漏极输出所述充电电流；所述第七晶体管的栅极与第八晶体管的栅极均接入所述充电电流，所述第七晶体管的漏极和源极均接地线，所述第八晶体管的漏极输出第一控制信号，所述第八晶体管的源极接地线。6.如权利要求5所述的时序控制电路，其特征在于，所述第一晶体管、第二晶体管、第七晶体管和第八晶体管均为NMOS，所述第三晶体管、第四晶体管、第五晶体管和第六晶体管均为PMOS。7.如权利要求6所述的时序控制电...

【专利技术属性】
技术研发人员：彭家旭，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31