扫描驱动电路、显示装置和驱动方法制造方法及图纸

本发明专利技术实施例提供一种扫描驱动电路、显示装置和驱动方法，涉及显示技术领域，能够避免由于移位寄存器输出端的电位影响移位寄存器的控制节点的电位，降低了由此对显示造成的不良影响。扫描驱动电路包括：移位寄存器；每级移位寄存器包括：第一节点控制单元，用于响应于第二节点的电平，使输入端和第一节点之间导通；第二节点控制单元，用于响应于第一节点的电平，使第二节点和第一时钟信号端之间导通，还用于响应于第一时钟信号端的电平，使第一电源电压端和第二节点之间导通；电第一输出单元，用于响应于第二节点的电平，使第二电源电压端和输出端之间导通；第二输出单元，用于响应于第三节点的电平，使第二时钟信号端和输出端之间导通。

【技术实现步骤摘要】
扫描驱动电路、显示装置和驱动方法
本专利技术涉及显示
，尤其涉及一种扫描驱动电路、显示装置和驱动方法。
技术介绍
显示面板包括用于发光显示的子像素，扫描驱动电路通过扫描的方式控制对子像素进行充电，以实现画面的显示。扫描驱动电路通常包括多个级联的移位寄存器，每级移位寄存器用于实现对输入信号的移位功能。现有技术中，移位寄存器内部的控制节点由移位寄存器输出端的反馈实现控制，而该控制节点又同时用于控制移位寄存器输出端的电位，因此，如果移位寄存器输出端的电位切换不及时，会影响控制节点的电位，从而进一步影响移位寄存器输出端的电位，导致移位寄存器输出错误，对显示造成不良影响。
技术实现思路
本专利技术实施例提供一种扫描驱动电路、显示装置和驱动方法，能够避免由于移位寄存器输出端的电位影响移位寄存器的控制节点的电位，降低了由此对显示造成的不良影响。一方面，本专利技术实施例提供一种扫描驱动电路，包括：级联的多级移位寄存器；每级所述移位寄存器包括：电连接于第一节点、第二节点和输入端的第一节点控制单元，用于响应于所述第二节点的电平，使所述输入端和所述第一节点之间导通；电连接于所述第一节点、所述第二节点、第一时钟信号端和第一电源电压端的第二节点控制单元，用于响应于所述第一节点的电平，使所述第二节点和所述第一时钟信号端之间导通，还用于响应于所述第一时钟信号端的电平，使所述第一电源电压端和所述第二节点之间导通；电连接于所述第二节点、第二电源电压端和输出端的第一输出单元，用于响应于所述第二节点的电平，使所述第二电源电压端和所述输出端之间导通；电连接于第三节点、第二时钟信号端和所述输出端的第二输出单元，用于响应于所述第三节点的电平，使所述第二时钟信号端和所述输出端之间导通；所述第三节点电连接于所述第一节点。另一方面，本专利技术实施例还提供一种显示装置，包括上述的扫描驱动电路。另一方面，本专利技术实施例还提供一种驱动方法，用于上述的移位寄存器，所述驱动方法包括对应每级所述移位寄存器的控制方法，所述控制方法包括：在第一时段，所述第一时钟信号端提供导通电平，所述第二时钟信号端提供截止电平，所述输入端提供导通电平，所述第二节点控制单元响应于所述第一时钟信号端的导通电平，将所述第一电源电压端的导通电平传输至所述第二节点，所述第一输出单元响应于所述第二节点的导通电平，将所述第二电源电压端的截止电平传输至所述输出端，所述第一节点控制单元响应于所述第二节点的导通电平，将所述输入端的导通电平传输至所述第一节点，所述第一节点的导通电平传输至所述第三节点，所述第二输出单元响应于所述第三节点的导通电平，将所述第二时钟信号端的截止电平传输至所述输出端；在第二时段，所述第一时钟信号端提供截止电平，所述第二时钟信号端提供导通电平，所述输入端提供截止电平，所述第二节点控制单元响应于所述第一节点的导通电平，将所述第一时钟信号端的截止电平传输至所述第二节点，所述第二输出单元响应于所述第三节点的导通电平，将所述第二时钟信号端的导通电平传输至所述输出端；在第三时段，所述第一时钟信号端提供导通电平，所述第二时钟信号端提供截止电平，所述输入端提供截止电平，所述第二节点控制单元响应于所述第一时钟信号端的导通电平，将所述第一电源电压端的导通电平传输至所述第二节点，所述第一输出单元响应于所述第二节点的导通电平，将所述第二电源电压端的截止电平传输至所述输出端，所述第一节点控制单元响应于所述第二节点的导通电平，将所述输入端的截止电平传输至所述第一节点。本专利技术实施例中的扫描驱动电路、显示装置和驱动方法，移位寄存器中各节点的电位均不受输出端的直接控制，并且能够正常实现移位寄存功能，因此，出现输出端的高低电平切换不及时的情况时，移位寄存器中各节点的电位不会受到影响，从而不会使输出端的电位进一步出现偏差，降低了由此对显示造成的不良影响。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中的一种移位寄存器的结构示意图；图2为图1中移位寄存器的一种时序信号图；图3为本专利技术实施例中一种移位寄存器的示意图；图4为图3中移位寄存器各端的一种时序信号图；图5为本专利技术实施例中一种驱动电路的示意图；图6为图3中移位寄存器各端理论上的一种时序信号图；图7为本实施例中一种显示装置的结构示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本专利技术。在本专利技术实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。为更清楚地说明本专利技术实施例的效果，在介绍本专利技术实施例之前，先以现有技术中的一种移位寄存器为例具体本专利技术实施例所要解决的技术问题。如图1和图2所示，图1为现有技术中的一种移位寄存器的结构示意图，图2为图1中移位寄存器的时序信号图，该移位寄存器包括第一晶体管M1’、第二晶体管M2’、第三晶体管M3’、第四晶体管M4’和第五晶体管M5’，由于该移位寄存器的输出端OUT’与第三晶体管M3’的控制端相连，因此，在该移位寄存器正常工作的情况下，以处于阶段t为例，移位寄存器的输入端IN’提供高电平，第一时钟信号端CK’提供高电平，第二时钟信号端CKB’提供低电平，高电平信号端VGH’提供高电平，低电平信号端VGL’提供低电平，输出端OUT’输出低电平，通过输出端OUT’的反馈将使第三晶体管M3’在低电平控制下导通，高电平信号端VGH’输出的高电平通过第三晶体管M3’写入第一节点N1’，使第一节点N1’为高电平，进而控制第五晶体管M5’截止。这时，第二节点N2’处于低电平，控制第四晶体管M4’导通，将第二时钟信号端CKB’的低电平写入输出端OUT’，使移位寄存器的输出端OUT’输出低电平。但是，基于该移位寄存器的内部电路结构，由于移位寄存器的输出端OUT’与第三晶体管M3’的控制端相连，因此，如果移位寄存器的输出端OUT’未及时写低，就会导致第三晶体管M3’不能及时导通，进而导致第一节点N1’的电位不能及时写高，这时可能就会出现第五晶体管M5’和第四晶体管M4’同时导通的情况，导致输出端OUT’的输出存在竞争风险，可能出现错误。如图3、图4和图5所述，图3为本专利技术实施例中一种移位寄存器的示意图，图4为图3中移位寄存器各端的一种时序信号图，图5为本专利技术实施例中一种扫描驱动电路的示意图，本专利技术实施例提供了一种扫描驱动电路，包括：级联的多级移位寄存器100；每级移位寄存器100包括：电连接于第一节点N1、第二节点N2和输入端IN的第一节点控制单元1，用于响应于第二节点N2的电平，使输入端IN和第一节点N1之间导通；电连本文档来自技高网...

【技术保护点】
1.一种扫描驱动电路，其特征在于，包括：级联的多级移位寄存器；每级所述移位寄存器包括：电连接于第一节点、第二节点和输入端的第一节点控制单元，用于响应于所述第二节点的电平，使所述输入端和所述第一节点之间导通；电连接于所述第一节点、所述第二节点、第一时钟信号端和第一电源电压端的第二节点控制单元，用于响应于所述第一节点的电平，使所述第二节点和所述第一时钟信号端之间导通，还用于响应于所述第一时钟信号端的电平，使所述第一电源电压端和所述第二节点之间导通；电连接于所述第二节点、第二电源电压端和输出端的第一输出单元，用于响应于所述第二节点的电平，使所述第二电源电压端和所述输出端之间导通；电连接于第三节点、第二时钟信号端和所述输出端的第二输出单元，用于响应于所述第三节点的电平，使所述第二时钟信号端和所述输出端之间导通；所述第三节点电连接于所述第一节点。

【技术特征摘要】
1.一种扫描驱动电路，其特征在于，包括：级联的多级移位寄存器；每级所述移位寄存器包括：电连接于第一节点、第二节点和输入端的第一节点控制单元，用于响应于所述第二节点的电平，使所述输入端和所述第一节点之间导通；电连接于所述第一节点、所述第二节点、第一时钟信号端和第一电源电压端的第二节点控制单元，用于响应于所述第一节点的电平，使所述第二节点和所述第一时钟信号端之间导通，还用于响应于所述第一时钟信号端的电平，使所述第一电源电压端和所述第二节点之间导通；电连接于所述第二节点、第二电源电压端和输出端的第一输出单元，用于响应于所述第二节点的电平，使所述第二电源电压端和所述输出端之间导通；电连接于第三节点、第二时钟信号端和所述输出端的第二输出单元，用于响应于所述第三节点的电平，使所述第二时钟信号端和所述输出端之间导通；所述第三节点电连接于所述第一节点。2.根据权利要求1所述的扫描驱动电路，其特征在于，所述第一节点控制单元电连接于所述第一时钟信号端和所述第二时钟信号端，所述第一节点控制单元具体用于，响应于所述第二节点和所述第一时钟信号端的电平，或者响应于所述第二节点和所述第二时钟信号端的电平，使所述输入端和所述第一节点之间导通。3.根据权利要求2所述的扫描驱动电路，其特征在于，所述第一节点控制单元包括：第一晶体管，所述第一晶体管的第一端电连接于所述输入端，所述第一晶体管的控制端电连接于所述第二节点；第二晶体管，所述第二晶体管的第一端电连接于所述第一晶体管的第二端，所述第二晶体管的第二端电连接于所述第一节点，所述第二晶体管的控制端电连接于所述第二时钟信号端；第三晶体管，所述第三晶体管的第一端电连接于所述第一晶体管的第二端，所述第三晶体管的第二端电连接于所述第一节点，所述第三晶体管的控制端电连接于所述第一时钟信号端。4.根据权利要求3所述的扫描驱动电路，其特征在于，所述第二节点控制单元包括：第四晶体管，所述第四晶体管的第一端电连接于所述第二节点，所述第四晶体管的第二端电连接于所述第一时钟信号端，所述第四晶体管的控制端电连接于所述第一节点；第五晶体管，所述第五晶体管的第一端电连接于所述第二节点，所述第五晶体管的第二端电连接于所述第一电源电压端，所述第五晶体管的控制端电连接于所述第一时钟信号端。5.根据权利要求1所述的扫描驱动电路，其特征在于，每级所述移位寄存器还包括：第一电容，所述第一电容的第一端电连接于所述第二电源电压端，所述第一电容的第二端电连接于所述第二节点。6.根据权利要求1所述的扫描驱动电路，其特征在于，每级所述移位寄存器还包括：第二电容，所述第二电容的第一端电连接于所述输出端，所述第二电容的第二端电连接于所述第三节点。7.根据权利要求4所述的扫描驱动电路，其特征在于，所述第三节点通过分压单元电连接于所述第一节点。8.根据权利要求7所述的扫描驱动电路，其特征在于，所述分压单元包括第六晶体管，所述第六晶体管的第一端电连接于所述第一节点，所述第六晶体管的第二端电连接于所述第三节点，所述第六晶体管的控制端电连接于所述第一电源电压端。9.根据权利要求8所述的扫描驱动电路，其特征在于，所述第一输出单元包括第七晶体管，所述第七晶体管的第一端电连接于所述第二电源电压端，所述第七晶体管的第二端电连接于所述输出端，所述第七晶体管的控制端电连接于所述第二节点。...

【专利技术属性】
技术研发人员：向东旭，李玥，朱仁远，高娅娜，周星耀，蔡中兰，朱娟，徐艺琳，黄高军，
申请(专利权)人：上海天马有机发光显示技术有限公司，
类型：发明
国别省市：上海,31