时钟与数据恢复电路制造技术

一种时钟与数据恢复电路，包括一电流源、一运算放大器、一或非门以及一电容器。电流源供应一电流至一第一节点。运算放大器的一正输入端用于接收一参考电位，运算放大器的一负输入端耦接至第一节点，而运算放大器的一输出端耦接至一第二节点。或非门的一第一输入端耦接至第二节点，或非门的一第二输入端耦接至时钟与数据恢复电路的一输入节点，而或非门的一输出端耦接至时钟与数据恢复电路的一输出节点。输入节点用于接收一输入信号。输出节点用于输出一输出信号。电容器耦接于第一节点和输出节点之间。本发明专利技术可克服传统恢复电路的制造过程困难、锁定时间过长等问题。

【技术实现步骤摘要】
时钟与数据恢复电路
本专利技术关于一种时钟与数据恢复电路(ClockandDataRecoveryCircuit，CDRCircuit)，特别是关于以简化电路结构实施的时钟与数据恢复电路。
技术介绍
在通信领域中，接收端需要一时钟与数据恢复电路(ClockandDataRecoveryCircuit，CDRCircuit)以还原接收信号。传统上，时钟与数据恢复电路须包括一锁相回路电路(PhaseLockedLoopCircuit，PLLCircuit)。然而，若时钟的频率过高，则以传统互补式金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)制程来制造锁相回路电路将成为一艰巨挑战。另外，传统的锁相回路电路亦需要相对较长的锁定时间(Locking-InTime)，此将降低整体系统的操作速度。因此，有必要提出一种全新的解决方案，以克服现有技术所面临的问题。
技术实现思路
在较佳实施例中，本专利技术提供一种时钟与数据恢复电路，用于由一输入信号产生一输出信号，该输出信号为对应于该输入信号的一恢复时钟信号，而该时钟与数据恢复电路包括：一第一电流源，供应一第一电流，其中该第一电流由一供应电位流往一第一节点；一第一运算放大器，具有一正输入端、一负输入端以及一输出端，其中该第一运算放大器的该正输入端用于接收一参考电位，该第一运算放大器的该负输入端耦接至该第一节点，而该第一运算放大器的该输出端耦接至一第二节点；一第一或非门，具有一第一输入端、一第二输入端以及一输出端，其中该第一或非门的该第一输入端耦接至该第二节点，该第一或非门的该第二输入端耦接至该时钟与数据恢复电路的一输入节点，而该第一或非门的该输出端耦接至该时钟与数据恢复电路的一输出节点，其中该输入节点用于接收该输入信号，而该输出节点用于输出该输出信号；以及一第一电容器，耦接于该第一节点和该输出节点之间。在一些实施例中，该参考电位小于该供应电位的一半。在一些实施例中，该时钟与数据恢复电路还包括：一第二电流源，供应一第二电流，其中该第二电流由该供应电位流往一第三节点；一第二运算放大器，具有一正输入端、一负输入端以及一输出端，其中该第二运算放大器的该正输入端用于接收该参考电位，该第二运算放大器的该负输入端耦接至该第三节点，而该第二运算放大器的该输出端耦接至一第四节点；一第二或非门，具有一第一输入端、一第二输入端以及一输出端，其中该第二或非门的该第一输入端耦接至该第四节点，该第二或非门的该第二输入端耦接至该输出节点，而该第二或非门的该输出端耦接至一第五节点；以及一第二电容器，耦接于该第三节点和该第五节点之间。在一些实施例中，该时钟与数据恢复电路还包括：一第三电流源，供应一第三电流，其中该第三电流由该供应电位流往一第六节点；一第三运算放大器，具有一正输入端、一负输入端以及一输出端，其中该第三运算放大器的该正输入端用于接收该参考电位，该第三运算放大器的该负输入端耦接至该第六节点，而该第三运算放大器的该输出端耦接至一第七节点；一第三或非门，具有一第一输入端、一第二输入端以及一输出端，其中该第三或非门的该第一输入端耦接至该第七节点，该第三或非门的该第二输入端耦接至一第八节点，而该第三或非门的该输出端耦接至一第九节点；以及一第三电容器，耦接于该第六节点和该第九节点之间。在一些实施例中，该时钟与数据恢复电路还包括：一第一与门，具有一第一输入端、一第二输入端以及一输出端，其中该第一与门的该第一输入端耦接至该第四节点，该第一与门的该第二输入端耦接至该输入节点，而该第一与门的该输出端耦接至该第八节点。在一些实施例中，该时钟与数据恢复电路还包括：一N型晶体管，具有一控制端、一第一端以及一第二端，其中该N型晶体管的该控制端耦接至该第九节点，该N型晶体管的该第一端耦接至一接地电位，而该N型晶体管的该第二端耦接至一第十节点；一第一P型晶体管，具有一控制端、一第一端以及一第二端，其中该第一P型晶体管的该控制端耦接至该第十节点，该第一P型晶体管的该第一端耦接至该供应电位，而该第一P型晶体管的该第二端耦接至该第十节点；一第二P型晶体管，具有一控制端、一第一端以及一第二端，其中该第二P型晶体管的该控制端耦接至该第十节点，该第二P型晶体管的该第一端耦接至该供应电位，而该第二P型晶体管的该第二端耦接至一参考节点，而其中该参考节点用于输出该参考电位；以及一第四电容器，耦接于该参考节点和该接地电位之间。在一些实施例中，该第一电流、该第二电流以及该第三电流彼此皆大致相等，而该第一电容器、该第二电容器以及该第三电容器彼此皆大致相等。在一些实施例中，该时钟与数据恢复电路还包括：一数据边缘产生器，根据多个数据信号来产生该输入信号，其中于该多个数据信号的多个连续数据符号区间中的每一边界处，该多个数据信号的至少一者具有一电平转变。在一些实施例中，该数据边缘产生器包括：多个减法器，其中每一该多个减法器用于将该多个数据信号的一者与该多个数据信号的另一者作减法，以产生多个差异信号；多个侦测器，其中每一该多个侦测器用于侦测该多个差异信号的对应一者的上升沿和下降沿，以产生多个侦测信号的对应一者；以及一第一或门，具有多个输入端和一输出端，其中该第一或门的该多个输入端分别用于接收该多个侦测信号，而该第一或门的该输出端用于输出该输入信号。在一些实施例中，该多个侦测器的每一者包括：一第一反相器，具有一输入端和一输出端，其中该第一反相器的该输入端耦接至一侦测器输入节点，而该第一反相器的该输出端耦接至一第十一节点，而其中该侦测器输入节点用于接收对应的该多个差异信号的一者；一第二与门，具有一第一输入端、一第二输入端以及一输出端，其中该第二与门的该第一输入端耦接至该侦测器输入节点，该第二与门的该第二输入端耦接至该第十一节点，而该第二与门的该输出端耦接至一第十二节点；一第二反相器，具有一输入端和一输出端，其中该第二反相器的该输入端耦接至该侦测器输入节点，而该第二反相器的该输出端耦接至一第十三节点；一第四或非门，具有一第一输入端、一第二输入端以及一输出端，其中该第四或非门的该第一输入端耦接至该侦测器输入节点，该第四或非门的该第二输入端耦接至该第十三节点，而该第四或非门的该输出端耦接至一第十四节点；以及一第二或门，具有一第一输入端、一第二输入端以及一输出端，其中该第二或门的该第一输入端耦接至该第十二节点，该第二或门的该第二输入端耦接至该第十四节点，而该第二或门的该输出端耦接至一侦测器输出节点，而其中该侦测器输出节点用于输出对应的该多个侦测信号的一者。本专利技术可克服传统恢复电路的制造过程困难、锁定时间过长等问题。附图说明图1是显示根据本专利技术一实施例所述的时钟与数据恢复电路的示意图。图2是显示根据本专利技术另一实施例所述的时钟与数据恢复电路的示意图。图3A是显示根据本专利技术一实施例所述的时钟与数据恢复电路操作于初始状态时的波形图。图3B是显示根据本专利技术一实施例所述的时钟与数据恢复电路操作于稳定状态时的波形图。图4是显示根据本专利技术一实施例所述的数据边缘产生器的示意图。图5是显示根据本专利技术一实施例所述的侦测器的示意图。其中，附图中符号的简单说明如下：100、200：时钟与数据恢复电路；111～113：第一～第三电流源；1本文档来自技高网...

【技术保护点】
1.一种时钟与数据恢复电路，其特征在于，用于由输入信号产生输出信号，该输出信号为对应于该输入信号的恢复时钟信号，而该时钟与数据恢复电路包括：第一电流源，供应第一电流，其中该第一电流由供应电位流往第一节点；第一运算放大器，具有正输入端、负输入端以及输出端，其中该第一运算放大器的该正输入端用于接收参考电位，该第一运算放大器的该负输入端耦接至该第一节点，而该第一运算放大器的该输出端耦接至第二节点；第一或非门，具有第一输入端、第二输入端以及输出端，其中该第一或非门的该第一输入端耦接至该第二节点，该第一或非门的该第二输入端耦接至该时钟与数据恢复电路的输入节点，而该第一或非门的该输出端耦接至该时钟与数据恢复电路的输出节点，其中该输入节点用于接收该输入信号，而该输出节点用于输出该输出信号；以及第一电容器，耦接于该第一节点和该输出节点之间。

【技术特征摘要】
2018.03.14 US 15/920,9921.一种时钟与数据恢复电路，其特征在于，用于由输入信号产生输出信号，该输出信号为对应于该输入信号的恢复时钟信号，而该时钟与数据恢复电路包括：第一电流源，供应第一电流，其中该第一电流由供应电位流往第一节点；第一运算放大器，具有正输入端、负输入端以及输出端，其中该第一运算放大器的该正输入端用于接收参考电位，该第一运算放大器的该负输入端耦接至该第一节点，而该第一运算放大器的该输出端耦接至第二节点；第一或非门，具有第一输入端、第二输入端以及输出端，其中该第一或非门的该第一输入端耦接至该第二节点，该第一或非门的该第二输入端耦接至该时钟与数据恢复电路的输入节点，而该第一或非门的该输出端耦接至该时钟与数据恢复电路的输出节点，其中该输入节点用于接收该输入信号，而该输出节点用于输出该输出信号；以及第一电容器，耦接于该第一节点和该输出节点之间。2.根据权利要求1所述的时钟与数据恢复电路，其特征在于，该参考电位小于该供应电位的一半。3.根据权利要求1所述的时钟与数据恢复电路，其特征在于，还包括：第二电流源，供应第二电流，其中该第二电流由该供应电位流往第三节点；第二运算放大器，具有正输入端、负输入端以及输出端，其中该第二运算放大器的该正输入端用于接收该参考电位，该第二运算放大器的该负输入端耦接至该第三节点，而该第二运算放大器的该输出端耦接至第四节点；第二或非门，具有第一输入端、第二输入端以及输出端，其中该第二或非门的该第一输入端耦接至该第四节点，该第二或非门的该第二输入端耦接至该输出节点，而该第二或非门的该输出端耦接至第五节点；以及第二电容器，耦接于该第三节点和该第五节点之间。4.根据权利要求3所述的时钟与数据恢复电路，其特征在于，还包括：第三电流源，供应第三电流，其中该第三电流由该供应电位流往第六节点；第三运算放大器，具有正输入端、负输入端以及输出端，其中该第三运算放大器的该正输入端用于接收该参考电位，该第三运算放大器的该负输入端耦接至该第六节点，而该第三运算放大器的该输出端耦接至第七节点；第三或非门，具有第一输入端、第二输入端以及输出端，其中该第三或非门的该第一输入端耦接至该第七节点，该第三或非门的该第二输入端耦接至第八节点，而该第三或非门的该输出端耦接至第九节点；以及第三电容器，耦接于该第六节点和该第九节点之间。5.根据权利要求4所述的时钟与数据恢复电路，其特征在于，还包括：第一与门，具有第一输入端、第二输入端以及输出端，其中该第一与门的该第一输入端耦接至该第四节点，该第一与门的该第二输入端耦接至该输入节点，而该第一与门的该输出端耦接至该第八节点。6.根据权利要求5所述的时钟与数据恢复电路，其特征在于，还包括：N型晶体管，具有控制端、第一端以及第二端，其中该N型...

【专利技术属性】
技术研发人员：李永胜，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：上海,31