高压金属氧化物半导体晶体管元件制造技术

本发明专利技术公开一种高压金属氧化物半导体晶体管元件，包括半导体基底、栅极结构、第一漂移区、第一隔离结构、漏极区与第一次栅极结构。栅极结构与第一次栅极结构设置于半导体基底上且互相分离。第一漂移区设置于半导体基底中且设置于栅极结构的一侧。第一隔离结构与漏极区设置于第一漂移区中，漏极区与第一隔离结构互相分离，且第一漂移区的一部分设置于漏极区与第一隔离结构之间。第一次栅极结构至少部分设置于位于漏极区与第一隔离结构之间的第一漂移区上，且第一次栅极结构与漏极区电连接。

High voltage metal oxide semiconductor transistor element

The invention discloses a high voltage metal oxide semiconductor transistor element, which comprises a semiconductor substrate, a gate structure, a first drift region, a first isolation structure, a drain region and a first gate structure. The gate structure and the first gate structure are arranged on the semiconductor substrate and are separated from each other. The first drift region is arranged in the semiconductor substrate and is arranged on one side of the grid structure. The first isolation structure and the drain region are arranged in the first drift region, the drain region and the first isolation structure are separated from each other, and part of the first drift region is arranged between the drain region and the first isolation structure. The first gate structure is at least partially arranged on the first drift region between the drain region and the first isolation structure, and the first gate structure is electrically connected with the drain region.

【技术实现步骤摘要】
高压金属氧化物半导体晶体管元件
本专利技术涉及一种高压金属氧化物半导体晶体管元件，尤其是涉及一种具有次栅极结构的高压金属氧化物半导体晶体管元件。
技术介绍
在具有高压处理能力的功率元件中，双扩散金属氧化物半导体(double-diffusedMOS，DMOS)晶体管元件持续受到重视。常见的DMOS晶体管元件有垂直双扩散金属氧化物半导体(verticaldouble-diffusedMOS，VDMOS)与横向双扩散金属氧化物半导体(LDMOS)晶体管元件。而LDMOS晶体管元件因具有较高的操作频宽与操作效率，以及易与其他集成电路整合的平面结构，现已广泛地应用于高电压操作环境中，如中央处理器电源供应(CPUpowersupply)、电源管理系统(powermanagementsystem)、直流/交流转换器(AC/DCconverter)以及高功率或高频段的功率放大器等等。LDMOS晶体管元件主要的特征为利用设置具有低掺杂浓度、大面积的横向扩散漂移区域来缓和源极端与漏极端之间的高电压，因此可使LDMOS晶体管元件获得较高的击穿电压(breakdownvoltage)。然而，当栅极电压过高时，一般的LDMOS晶体管元件仍容易发生克尔克效应(Kirk-effect)而导致基底电流升高，使得在较高电压操作下发生烧断(burnedout)现象，而无法符合高操作电压的需求。
技术实现思路
本专利技术的目的在于提供一种高压金属氧化物半导体(highvoltagemetal-oxide-semiconductor，HVMOS)晶体管元件，利用于漏极区与栅极结构之间设置与漏极区电连接的次栅极结构，并使次栅极结构至少部分设置于位于漏极区与第一隔离结构之间的第一漂移区上，由此达到改善克尔克效应(Kirk-effect)的效果。根据本专利技术的一实施例，本专利技术提供了一种高压金属氧化物半导体晶体管元件，包括一半导体基底、一栅极结构、一第一漂移区、一第一隔离结构、一漏极区以及一第一次栅极结构。栅极结构与第一次栅极结构设置于半导体基底上，且第一次栅极结构与栅极结构互相分离。第一漂移区设置于半导体基底中且第一漂移区设置于栅极结构的一侧。第一隔离结构与漏极区设置于第一漂移区中，漏极区与第一隔离结构互相分离，且第一漂移区的一部分设置于漏极区与第一隔离结构之间。第一次栅极结构至少部分设置于位于漏极区与第一隔离结构之间的第一漂移区上，且第一次栅极结构与漏极区电连接。依据本专利技术所提供的高压金属氧化物半导体晶体管元件，至少部分设置于位于漏极区与第一隔离结构之间的第一漂移区上的第一次栅极结构可用以降低当高电压操作时注入空乏区的电流，由此改善克尔克效应并实现更高电压操作的需求。附图说明图1图1为本专利技术第一实施例的高压金属氧化物半导体晶体管元件的示意图；图2为本专利技术第二实施例的高压金属氧化物半导体晶体管元件的示意图；图3为本专利技术第三实施例的高压金属氧化物半导体晶体管元件的示意图；图4为本专利技术第四实施例的高压金属氧化物半导体晶体管元件的示意图；图5为本专利技术第五实施例的高压金属氧化物半导体晶体管元件的示意图；图6为本专利技术第六实施例的高压金属氧化物半导体晶体管元件的示意图；图7为本专利技术一实施例高压金属氧化物半导体晶体管元件的栅极结构的示意图。主要元件符号说明10半导体基底11阱区12A第一漂移区12B第二漂移区13A第一隔离结构13B第二隔离结构14A第二栅极介电层14B第三栅极介电层14M第一栅极介电层15导电层15A第二导电部15B第三导电部15M第一导电部16间隙壁17A漏极区17B源极区18介电层19A第一接触结构19B第二接触结构19M栅极接触结构20栅极隔离结构101-106高压金属氧化物半导体晶体管元件BS1第一底面BS2第二底面BS3第三底面D1第一方向D2第二方向DV分区GS栅极结构R1第一区R2第二区S1第一次栅极结构S2第二次栅极结构TS1第一顶面TS2第二顶面TS3第三顶面具体实施方式请参阅图1。图1为本专利技术第一实施例的高压金属氧化物半导体晶体管元件的示意图。如图1所示，本实施例提供一高压金属氧化物半导体晶体管元件101，包括一半导体基底10、一栅极结构GS、一第一漂移区12A、一第一隔离结构13A、一漏极区17A以及一第一次栅极结构S1。本实施例的半导体基底10可包括硅基底(siliconsubstrate)、外延硅基底(epitaxialsiliconsubstrate)、硅锗半导体基底(silicongermaniumsubstrate)、碳化硅基底(siliconcarbidesubstrate)或硅覆绝缘(silicon-on-insulator,SOI)基底等，但并不以此为限。此外，一阱区11例如一N型阱区或一P型阱区可形成于半导体基底10中。栅极结构GS与第一次栅极结构S1设置于半导体基底10上，且第一次栅极结构S1与栅极结构GS互相分离。栅极结构GS可包括一第一导电部15M，第一次栅极结构S1可包括一第二导电部15A，第一导电部15M与第二导电部15A可通过对同一导电层15进行图案化而形成，而导电层15可包括多晶硅、金属导电材料或其他适合的导电材料，但并不以此为限。在一些实施例中，第一导电部15M与第二导电部15A也可分别以不同的材料形成或/及利用例如取代金属栅极制作工艺于虚置栅极所形成的凹陷中填入多层导电材料所形成，故第一导电部15M与第二导电部15A也可于剖视图中包括U型堆叠的导电材料层，但并不以此为限。第一漂移区12A设置于半导体基底10中且第一漂移区12A设置于栅极结构GS的一侧。更明确地说，半导体基底10可具有一第一区R1以及一第二区R2于一水平的第一方向D1上位于栅极结构GS的相对两侧，第一区R1的边缘可与栅极结构GS的一边切齐，而第二区R2的边缘可与栅极结构GS在第一方向D1上的另一边切齐，且第一漂移区12A则至少部分位于第一区R1中。在一些实施例中，第一漂移区12A可朝栅极结构GS延伸而于一垂直于半导体基底10的第二方向D2上部分设置于栅极结构GS之下，但并不以此为限。第一漂移区12A可通过一掺杂制作工艺例如注入制作工艺而形成于半导体基底10中。在一些实施例中，半导体基底10中的阱区11可具有第一导电型态，而第一漂移区12A则较佳具有第二导电型态，且第二导电型态与第一导电型态互补(complementary)。举例来说，本实施例中第一导电型态可为P型，第二导电型态可为N型，但并不以此为限。换句话说，阱区11可为P型阱区，而第一漂移区12A可为N型漂移区，但并不以此为限。在一些实施例中，也可视需要直接使用具有第一导电型态的半导体基底10而不需设置上述的阱区11。第一隔离结构13A与漏极区17A设置于第一漂移区12A中，漏极区17A与第一隔离结构13A互相分离，且第一漂移区12A的一部分设置于漏极区17A与第一隔离结构13A之间。在一些实施例中，当阱区11为第一导电型态而第一漂移区12A为第二导电型态时，漏极区17A可包括一第二导电型态区域例如一N型掺杂区，但并不以此为限。第一隔离结构13A可包括一浅沟隔离、一场氧化层，或其他适合的绝缘材料形成于第一漂移区12A中。换句话说，第一隔离结构13A与漏极区17A设本文档来自技高网...

【技术保护点】
1.一种高压金属氧化物半导体晶体管元件，包括：半导体基底；栅极结构，设置于该半导体基底上；第一漂移区，设置于该半导体基底中且设置于该栅极结构的一侧；第一隔离结构，设置于该第一漂移区中；漏极区，设置于该第一漂移区中，其中该漏极区与该第一隔离结构互相分离，且该第一漂移区的一部分设置于该漏极区与该第一隔离结构之间；以及第一次栅极结构，设置于该半导体基底上，其中该第一次栅极结构与该栅极结构互相分离，该第一次栅极结构至少部分设置于位于该漏极区与该第一隔离结构之间的该第一漂移区上，且该第一次栅极结构与该漏极区电连接。

【技术特征摘要】
1.一种高压金属氧化物半导体晶体管元件，包括：半导体基底；栅极结构，设置于该半导体基底上；第一漂移区，设置于该半导体基底中且设置于该栅极结构的一侧；第一隔离结构，设置于该第一漂移区中；漏极区，设置于该第一漂移区中，其中该漏极区与该第一隔离结构互相分离，且该第一漂移区的一部分设置于该漏极区与该第一隔离结构之间；以及第一次栅极结构，设置于该半导体基底上，其中该第一次栅极结构与该栅极结构互相分离，该第一次栅极结构至少部分设置于位于该漏极区与该第一隔离结构之间的该第一漂移区上，且该第一次栅极结构与该漏极区电连接。2.如权利要求1所述的高压金属氧化物半导体晶体管元件，其中该第一次栅极结构还设置于该第一隔离结构上，该第一次栅极结构部分设置于该第一隔离结构上且部分设置于位于该漏极区与该第一隔离结构之间的该第一漂移区上。3.如权利要求1所述的高压金属氧化物半导体晶体管元件，其中该栅极结构包括第一导电部以及第一栅极介电层，该第一栅极介电层设置于该半导体基底与该第一导电部之间，该第一次栅极结构包括第二导电部以及第二栅极介电层，该第二栅极介电层设置于该半导体基底与该第二导电部之间。4.如权利要求3所述的高压金属氧化物半导体晶体管元件，其中该第一栅极介电层厚于该第二栅极介电层。5.如权利要求3所述的高压金属氧化物半导体晶体管元件，其中该第一栅极介电层的一底面低于该第一隔离结构的一顶面。6.如权利要求5所述的高压金属氧化物半导体晶体管元件，其中该第一栅极介电层的一顶面高于该第一隔离结构的该顶面。7.如权利要求5所述的高压金属氧化物半导体晶体管元件，其中该第二栅极介电层的一底面低于该第一隔离结构的该顶面。8.如权利要求1所述的高压金属氧化物半导体晶体管元件，还包括：第一接触结构，设置于该第一次栅极结构以及该漏极区上，其中该漏极区通过该第一接触结构与该第一次栅极结构电连接。9.如权利要求8所述的高压金属氧化物半导体晶体管元件，还包括：介电层，设置于该栅极结构、该第一次栅极结构以及该漏极区上，其中该第一接触结构贯穿位于该第一次栅极结构以及该漏极区上的该介电层，用以与该第一次栅极结构以及该漏极区电连接。10...

【专利技术属性】
技术研发人员：萧世楹，陈宣凯，郑敦仁，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71