一种多DSP嵌入式计算机系统的同步方法技术方案

本发明专利技术公开了一种多DSP嵌入式计算机系统的同步方法。通过对多DSP嵌入式计算机系统主、从逻辑关系的划分，完成对多DSP嵌入式计算机系统各个DSP处理器的角色定位，保证系统的合理架构与合理工作流程设计，能够最优的实现系统算法流程中控制功能与运算功能的协同，提高系统运算效率。在逻辑架构与硬件设计支持下，实现了支持多DSP嵌入式计算机系统软件同步的具体方法：所有从DSP完成前置工作后，通过Flag I/O向主DSP发送握手信号，主DSP接收到所有从DSP握手信号后，再同时向所有从DSP发出统一执行命令，实现多DSP的同步、同时运行。

A synchronization method for multi DSP embedded computer system

The invention discloses a synchronization method for a multi DSP embedded computer system. By dividing the main and logical relations of the multi DSP embedded computer system, the role of each DSP processor in the multi DSP embedded computer system is completed, and the reasonable architecture and the reasonable work flow design are guaranteed. The coordination of the control work energy and the operation function can be achieved in the system algorithm process and the system can be improved. Operation efficiency. With the support of logical architecture and hardware design, a specific method to support the synchronization of the multi DSP embedded computer system software is realized. After all the pre work is completed from the DSP, the handshake signal is sent to the main DSP through the Flag I/O, and the master DSP receives all the DSP handshake signals and sends a unified execution command from all DSP to all DSP. More DSP is synchronized and running at the same time.

【技术实现步骤摘要】
一种多DSP嵌入式计算机系统的同步方法
本专利技术属于嵌入式计算机系统设计领域，具体是一种多DSP嵌入式计算机系统的同步方法。
技术介绍
数字信号处理器(DSP)以其丰富的专用硬件电路资源和长流水化设计架构，非常适用于数字信号处理、图像处理和通讯信息处理等计算密集的场合和领域。虽然DSP有较高的信号处理性能，但随着各种复杂应用场景(如多媒体视频信号处理、卫星信号处理、雷达信号处理等)对数字信号处理的运算速度、运算精度和运算量的要求大幅度提升，单一的DSP芯片的处理能力已经很难满足系统应用要求，这就需要利用多个DSP芯片搭建多DSP嵌入式计算机系统，通过多个DSP处理器的工作，完成对目标数字信号的实时、精确处理。对于多DSP嵌入式计算机系统，支撑其高效完成复杂运算的关键是多DSP处理器的协同与分工。在某些实际运算中，需要严格要求多个DSP处理器在开始执行各自分工的算法任务时，必须按照同时、同步的方式进行，否则，既可能造成协同运算效率的降低，也可能会造成运算的不准确。由于不同DSP在执行目标算法任务之前，需要进行上电自举、初始化和自检等前置工作，这些前置工作对于不同的DSP来说会有所不同，且不同的DSP在运行同样的程序软件时也会出现微小的时间偏差，所以如果不进行同步控制，多DSP不可能同时完成前置工作，进而也无法达成同时执行算法任务的目标。
技术实现思路
针对现有技术的不足，本专利技术拟解决的技术问题是，提供一种多DSP嵌入式计算机系统的同步方法。本专利技术解决所述技术问题的技术方案是，提供一种多DSP嵌入式计算机系统的同步方法，其特征在于该方法包括以下步骤：(1)硬件设计：在多DSP嵌入式计算机系统中规划出由一个DSP作为主处理器，其余全部DSP作为从处理器的逻辑关系，并在主DSP与每一个从DSP之间都增加一路FlagI/O的硬件连接；(2)上电自举：系统上电复位，多DSP嵌入式计算机系统中的多个DSP从嵌入式计算机系统硬件设计配套的固化存储器中读取程序，将程序搬到DSP本身的内存RAM中，开始运行程序，完成上电自举；(3)初始化和自检：每个DSP运行各自的软件程序，完成硬件初始化，完成对DSP本身和外设的自检；(4)DSP对自身身份进行判断，如果是从DSP，则运行从DSP算法流程；如果是主DSP，则运行主DSP算法流程；(5)对于从DSP，在完成初始化和自检的前置工作之后，正式进入算法流程前，从DSP执行软件同步程序代码段：a)首先通过与主DSP之间的FlagI/O发送握手信号量给主DSP；b)随后进入等待状态，并持续读取主DSP返回的FlagI/O状态；c)待主DSP返回的FlagI/O状态置高时，跳出同步程序代码段，执行后续算法程序；(6)对于主DSP，在完成初始化和自检的前置工作之后，正式进入算法流程前，主DSP执行软件同步程序代码段：a)首先主DSP持续监听所有从DSP与主DSP连接的FlagI/O状态；b)每当有一个从DSPFlagI/O状态置高时，则记录下该从DSP，继续监听其他从DSP状态；c)当所有从DSP连接的FlagI/O状态都置高时，说明所有从DSP都完成了前置工作，则同时向所有从DSP发送FlagI/O信号量；d)主DSP跳出同步程序代码段，执行后续算法程序。与现有技术相比，本专利技术有益效果在于：(1)通过对多DSP嵌入式计算机系统主、从逻辑关系的划分，完成对多DSP嵌入式计算机系统各个DSP处理器的角色定位，保证系统的合理架构与合理工作流程设计，能够最优的实现系统算法流程中控制功能与运算功能的协同，提高系统运算效率；(2)通过对多DSP嵌入式计算机系统的软件实现同步，可以保证多DSP嵌入式计算机系统中的多个DSP处理器从算法启动时就同步运行，在算法负载平均分布在多个DSP中的设计下，有利于多DSP间的数据交互同步与算法分解同步，有利于提高多DSP之间在算法运行过程中从合作到分工不断迭代的工作效率，从工作协同设计上降低了系统的设计复杂度；(3)通过对多DSP嵌入式计算机系统的软件同步，保证多个DSP从算法启动时就同步运行，进而在算法不断推进下，DSP相互之间的算法运行时间差在可控范围内，由算法产生的多DSP运行时间发散情况会大大减弱，多DSP之间可以大大减少后期软件同步次数，且后期同步也更快，从而提高了系统运算效率。(4)在逻辑架构与硬件设计支持下，实现了支持多DSP嵌入式计算机系统软件同步的具体方法：所有从DSP完成前置工作后，通过FlagI/O向主DSP发送握手信号，主DSP接收到所有从DSP握手信号后，再同时向所有从DSP发出统一执行命令，实现多DSP的同步、同时运行。具体实施方式下面给出本专利技术的具体实施例。具体实施例仅用于进一步详细说明本专利技术，不限制本申请权利要求的保护范围。本专利技术提供了一种多DSP嵌入式计算机系统的同步方法(简称方法)，其特征在于该方法包括以下步骤：(1)硬件设计：在多DSP嵌入式计算机系统中规划出由一个DSP作为主处理器，其余全部DSP作为从处理器的逻辑关系，并在主DSP与每一个从DSP之间都增加一路I/O信号量(即FlagI/O)的硬件连接，传统上多DSP之间用于大量数据交换的接口(如共享内存、高速链接口等)要保持不变；(2)上电自举：系统上电复位，多DSP嵌入式计算机系统中的多个DSP从嵌入式计算机系统硬件设计配套的ROM或Flash等固化存储器中读取程序，将程序搬到DSP本身的内存RAM中，开始运行程序，完成上电自举；(3)初始化和自检：每个DSP运行各自的软件程序，完成硬件初始化，完成对DSP本身和外设的自检；(4)DSP对自身身份进行判断，如果是从DSP，则运行从DSP算法流程；如果是主DSP，则运行主DSP算法流程；(5)对于从DSP，在完成初始化和自检的前置工作之后，正式进入算法流程前，从DSP执行软件同步程序代码段：a)首先通过与主DSP之间的FlagI/O发送握手信号量给主DSP；b)随后进入等待状态，并持续读取主DSP返回的FlagI/O状态；c)待主DSP返回的FlagI/O状态置高时，跳出同步程序代码段，执行后续算法程序；(6)对于主DSP，在完成初始化和自检的前置工作之后，正式进入算法流程前，主DSP执行软件同步程序代码段：a)首先主DSP持续监听所有从DSP与主DSP连接的FlagI/O状态；b)每当有一个从DSPFlagI/O状态置高时，则记录下该从DSP，继续监听其他从DSP状态；c)当所有从DSP连接的FlagI/O状态都置高时，说明所有从DSP都完成了前置工作，则同时向所有从DSP发送FlagI/O信号量；d)主DSP跳出同步程序代码段，执行后续算法程序。本专利技术未述及之处适用于现有技术。本文档来自技高网...

【技术保护点】
1.一种多DSP嵌入式计算机系统的同步方法，其特征在于该方法包括以下步骤：（1）硬件设计：在多DSP嵌入式计算机系统中规划出由一个DSP作为主处理器，其余全部DSP作为从处理器的逻辑关系，并在主DSP与每一个从DSP之间都增加一路Flag I/O的硬件连接；（2）上电自举：系统上电复位，多DSP嵌入式计算机系统中的多个DSP从嵌入式计算机系统硬件设计配套的固化存储器中读取程序，将程序搬到DSP本身的内存RAM中，开始运行程序，完成上电自举；（3）初始化和自检：每个DSP运行各自的软件程序，完成硬件初始化，完成对DSP本身和外设的自检；（4）DSP对自身身份进行判断，如果是从DSP，则运行从DSP算法流程；如果是主DSP，则运行主DSP算法流程；（5）对于从DSP，在完成初始化和自检的前置工作之后，正式进入算法流程前，从DSP执行软件同步程序代码段：a）首先通过与主DSP之间的Flag I/O发送握手信号量给主DSP；b）随后进入等待状态，并持续读取主DSP返回的Flag I/O状态；c）待主DSP返回的Flag I/O状态置高时，跳出同步程序代码段，执行后续算法程序；（6）对于主DSP，在完成初始化和自检的前置工作之后，正式进入算法流程前，主DSP执行软件同步程序代码段：a）首先主DSP持续监听所有从DSP与主DSP连接的Flag I/O状态；b）每当有一个从DSP Flag I/O状态置高时，则记录下该从DSP，继续监听其他从DSP状态；c）当所有从DSP连接的Flag I/O状态都置高时，说明所有从DSP都完成了前置工作，则同时向所有从DSP发送Flag I/O信号量；d）主DSP跳出同步程序代码段，执行后续算法程序。...

【技术特征摘要】
1.一种多DSP嵌入式计算机系统的同步方法，其特征在于该方法包括以下步骤：（1）硬件设计：在多DSP嵌入式计算机系统中规划出由一个DSP作为主处理器，其余全部DSP作为从处理器的逻辑关系，并在主DSP与每一个从DSP之间都增加一路FlagI/O的硬件连接；（2）上电自举：系统上电复位，多DSP嵌入式计算机系统中的多个DSP从嵌入式计算机系统硬件设计配套的固化存储器中读取程序，将程序搬到DSP本身的内存RAM中，开始运行程序，完成上电自举；（3）初始化和自检：每个DSP运行各自的软件程序，完成硬件初始化，完成对DSP本身和外设的自检；（4）DSP对自身身份进行判断，如果是从DSP，则运行从DSP算法流程；如果是主DSP，则运行主DSP算法流程；（5）对于从DSP，在完成初始化和自检的前置工作之后，正式进入算...

【专利技术属性】
技术研发人员：王可，曾永红，王晓璐，刘慧婕，李岩，
申请(专利权)人：天津津航计算技术研究所，
类型：发明
国别省市：天津,12