存储器装置的操作方法制造方法及图纸

一种存储器装置包括N条字线，其中所述字线包括一第i条字线和一第i+1条字线，第i条字线耦接至一第i个存储单元，第i+1条字线耦接至相邻于第i个存储单元的一第i+1个存储单元，第i+1个存储单元是一被写入的存储单元，i是0至N‑2的整数。操作此种存储器装置的一种操作方法包括一读取步骤。在该读取步骤中，提供一读取电压至第i条字线，提供一第一通过电压至第i+1条字线，并提供一第二通过电压至所有其他字线，其中第二通过电压低于第一通过电压。

【技术实现步骤摘要】
存储器装置的操作方法
本专利技术涉及一种存储器装置的操作方法，进一步涉及包括一读取步骤的方法。
技术介绍
存储器装置广泛地用于电子系统以储存数据。类似于其他电子装置，对于存储器装置和其元件存在有尺寸缩小的潮流。随着存储器装置的缩小，发生在元件之间的干扰(interference)可能成为问题。这样的问题可以借由修改元件的材料和/或空间配置来解决。此外，可以借由调整存储器装置的操作方法来减轻干扰。
技术实现思路
本专利技术是关于能够减轻存储器装置的元件(例如字线和/或存储单元)之间的干扰问题的方法。根据一些实施例，提供一种存储器装置的操作方法，用于操作一存储器装置。存储器装置包括N条字线，所述字线包括一第i条字线和一第i+1条字线，第i条字线耦接至一第i个存储单元，第i+1条字线耦接至相邻于第i个存储单元的一第i+1个存储单元，第i+1个存储单元是一被写入的存储单元，i是0至N-2的整数。操作方法包括一读取步骤。读取步骤包括提供一读取电压至第i条字线、提供一第一通过电压至第i+1条字线、和提供一第二通过电压至所述字线中的所有其他字线，其中第二通过电压低于第一通过电压。根据一些实施例，提供一种存储器装置的操作方法，用于操作一存储器装置。存储器装置包括耦接至一位线的N个存储单元，所述存储单元包括一第i个存储单元和相邻于第i个存储单元的一第i+1个存储单元，第i+1个存储单元是一被写入的存储单元，i是0至N-2的整数。操作方法包括一读取步骤。读取步骤包括施加一读取电压至第i个存储单元、施加一第一通过电压至第i+1个存储单元、和施加一第二通过电压至所述存储单元中的所有其他存储单元，其中第二通过电压低于第一通过电压。为了对本专利技术上述及其他方面有更佳了解，下文特列举较佳实施例，并配合所附附图，作详细说明如下：附图说明图1标出存储器装置的一示例性电路配置。图2标出一示例性存储器装置的一部分。图3标出范例和比较例的横向电位分布。图4标出范例和比较例的干扰情况。图5绘示一示例性存储器装置的一部分。【符号说明】10：串行20：串行110：串行选择晶体管120：接地选择晶体管200：介电层210：记忆层212：隧穿层214：捕捉层216：势垒层220：通道层300：基板310：控制栅320：浮栅330：介电层332：氧化物层334：氮化物层336：氧化物层340：介电层350：介电层BL(m)、BL(m+1)：位线CSL：共同源极线GSL：接地选择线MC、MC(i)、MC(i+1)：存储单元S：间隔SSL：串行选择线WL(0)、WL(1)、WL(i-2)、WL(i-1)、WL(i)、WL(i+1)、WL(i+2)、WL(N-1)：字线具体实施方式以下将配合所附附图对于各种实施例进行更详细的说明。为了清楚起见，附图中的元件可能并未依照比例绘示。此外，可能从附图中省略一些元件。可以预期的是，一实施例中的元件和特征，可以有利地纳入于另一实施例中，而未再加以阐述。请参照图1，其示出存储器装置的一示例性电路配置。一存储器装置可包括多个存储单元MC。每N个存储单元MC可耦接至一条位线。举例来说，在图1中，示出二行存储单元MC，其中一行存储单元MC耦接至位线BL(m)，另一行存储单元MC耦接至位线BL(m+1)。根据一些实施例，各行中的存储单元构成一串行。在图1中，串行10通过位在一端(漏极侧)的一串行选择晶体管110耦接至位线BL(m)，并通过位在另一端(源极侧)的一接地选择晶体管120耦接至共同源极线CSL。串行选择晶体管110的栅极耦接至串行选择线SSL。接地选择晶体管120的栅极耦接至接地选择线GSL。串行20以类似的方式耦接至位线BL(m+1)和共同源极线CSL。各串行中的N个存储单元MC分别耦接至N条字线WL(0)至WL(N-1)。如图1所示，串行10中的存储单元MC分别耦接至字线WL(0)至WL(N-1)，其中i是0至N-2的整数。在图1中，特别指出耦接至第i条字线WL(i)的一第i个存储单元MC(i)和耦接至第i+1条字线WL(i+1)的一第i+1个存储单元MC(i+1)。存储单元MC可为单阶存储单元(SLC)、多阶存储单元(MLC)、或三阶存储单元(TLC)。图2标出一示例性存储器装置的一部分。此一存储器装置具有三维与非门(3DNAND)垂直通道结构。在这样的结构中，一包括沿着Z方向交替设置的导电层和介电层200的叠层形成在基板(未绘示)上，其中Z方向是垂直于基板上表面的方向。导电层可作为字线。在图2中，示出五层导电层，分别作为第i-2条字线WL(i-2)、第i-1条字线WL(i-1)、第i条字线WL(i)、第i+1条字线WL(i+1)、和第i+2条字线WL(i+2)。字线可具有等于或小于30纳米的一间隔S。多个沟槽或孔洞以穿过叠层的方式形成，且一记忆层210形成在所述沟槽或孔洞的侧壁上。记忆层210可包括一隧穿层212、一捕捉层214、和一势垒层216。隧穿层212可由氧化物形成。捕捉层214可由氮化物形成。势垒层216可由氧化物形成。一通道层220形成在记忆层210上。存储单元MC由字线和通道层220定义在其交点。在图2所示的例子中，存储单元MC为氮化物捕捉型存储单元(nitride-trappingmemorycell)。由于字线以等于或小于30纳米的间隔S彼此分离，存储单元MC可在Z方向上具有等于或小于30纳米的一间隔。现在将配合图2描述根据实施例的存储器装置的操作方法。操作方法包括一读取步骤，在一些实施例中，读取步骤也可被称为写入验证步骤。要被操作的存储器装置包括N条字线。该N条字线包括一第i条字线WL(i)和一第i+1条字线WL(i+1)，其中i是0至N-2的整数。第i条字线WL(i)耦接至一第i个存储单元MC(i)。第i+1条字线WL(i+1)耦接至一第i+1个存储单元MC(i+1)。第i+1个存储单元MC(i+1)相邻于第i个存储单元MC(i)。举例来说，第i+1个存储单元MC(i+1)可设置在第i个存储单元MC(i)的漏极侧，如图1所示。第i+1个存储单元MC(i+1)是一被写入的存储单元。也即，在读取步骤之前，进行了一写入步骤，第i+1个存储单元MC(i+1)在该步骤中被写入。写入步骤可从串行的源极侧往漏极侧进行。在此，进行读取步骤以读取第i个存储单元MC(i)。在读取步骤中，提供一读取电压至第i条字线WL(i)。提供一第一通过电压至第i+1条字线WL(i+1)。举例来说，第一通过电压可介于8V和12V之间，例如是8V。提供一第二通过电压至该N条字线中的所有其他字线。举例来说，第二通过电压可介于6V和10V之间，例如是6V。根据在此所述的实施例，第二通过电压低于第一通过电压。根据一些实施例，第一通过电压和第二通过电压高于第i个存储单元MC(i)的一最高阈值电压电平。在此，最高阈值电压电平是定义为在所关注的存储单元的阈值电压(Vt)分布图中的最高电平。第一通过电压和第二通过电压的选择能够基于第i个存储单元MC(i)的最高阈值电压电平。在一些实施例中，第一通过电压和第二通过电压高于第i个存储单元MC(i)的最高阈值电压电平至少2V。根据另外一些实施例，当第i个存储单元MC(i)是多阶存储单元或三阶存储单本文档来自技高网...

【技术保护点】
1.一种存储器装置的操作方法，用于操作一存储器装置，该存储器装置包括N条字线，所述字线包括一第i条字线和一第i+1条字线，该第i条字线耦接至一第i个存储单元，该第i+1条字线耦接至相邻于该第i个存储单元的一第i+1个存储单元，该第i+1个存储单元是一被写入的存储单元，i是0至N‑2的整数，该存储器装置的操作方法包括一读取步骤，该读取步骤包括：提供一读取电压至该第i条字线；提供一第一通过电压至该第i+1条字线；以及提供一第二通过电压至所述字线中的所有其他字线，其中该第二通过电压低于该第一通过电压。

【技术特征摘要】
1.一种存储器装置的操作方法，用于操作一存储器装置，该存储器装置包括N条字线，所述字线包括一第i条字线和一第i+1条字线，该第i条字线耦接至一第i个存储单元，该第i+1条字线耦接至相邻于该第i个存储单元的一第i+1个存储单元，该第i+1个存储单元是一被写入的存储单元，i是0至N-2的整数，该存储器装置的操作方法包括一读取步骤，该读取步骤包括：提供一读取电压至该第i条字线；提供一第一通过电压至该第i+1条字线；以及提供一第二通过电压至所述字线中的所有其他字线，其中该第二通过电压低于该第一通过电压。2.如权利要求1所述的存储器装置的操作方法，其中该第一通过电压介于8V和12V之间。3.如权利要求1所述的存储器装置的操作方法，其中该第二通过电压介于6V和10V之间。4.如权利要求1所述的存储器装置的操作方法，其中该第一通过电压和该第二通过电压高于该第i个存储单元的一最高阈值电压电平。5.如权利要求4所述的存储器装置的操作方法，其中该第一通过电压和该第二通过电压高于该第i个存储单元的该...

【专利技术属性】
技术研发人员：林道远，杨怡箴，张耀文，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71