应用于伺服控制类SoC的可编程多模式DAC控制器制造技术

本发明专利技术提供一种应用于伺服控制类SoC的可编程多模式DAC控制器，包括总线接口模块、寄存器模块、模式控制模块和DAC接口模块，总线接口模块与寄存器模块连接，将外部总线提供的总线数据转换成寄存器接口数据，并将寄存器接口数据发送给寄存器模块；寄存器模块与各个模式控制模块连接，将寄存器接口数据发送给寄存器模块中对应寄存器，对该寄存器进行配置，并将配置后寄存器中的配置信息发送给对应的模式控制模块，各个模式控制模块分别与DAC接口模块连接，根据所述配置信息产生对应的电平信号，并将电平信号发送给DAC接口模块，DAC接口模块在接收到电平信号后，选择对应时序转换规则对该电平信号进行转换，并将转换后的电平信号发送给对应DAC通道。

【技术实现步骤摘要】
应用于伺服控制类SoC的可编程多模式DAC控制器
本专利技术属于精密测控领域，具体涉及一种应用于伺服控制类SoC(SystemonChip，系统级芯片)的可编程多模式DAC控制器。
技术介绍
随着集成电路技术的发展，SoC能够集成的模块越来越多。对于伺服控制类SoC来说，能够集成的DAC(DigitaltoAnalogConverter，模数转换器)也越来越多，需要DAC实现的功能也更加复杂。对于DAC的控制就有了更多的要求。传统的DAC控制器功能简单，只能控制DAC输出配置的电平。如果需要DAC输出更复杂的波形，如图1所示，生成一个正弦波，需要CPU(CentralProcessingUnit，中央处理单元)不停计算正弦值并且不停的写入DAC控制器中。此时CPU一直被占用，这就消耗了大量的CPU时间，拖慢了CPU运行速率。
技术实现思路
本专利技术提供一种应用于伺服控制类SoC的可编程多模式DAC控制器，以解决目前DAC控制器产生复杂波形时需要占用CPU内存，拖慢CPU运行速率的问题。根据本专利技术实施例的第一方面，提供一种应用于伺服控制类SoC的可编程多模式DAC控制器，包括总线接口模块、寄存器模块、模式控制模块和DAC接口模块，所述总线接口模块与所述寄存器模块连接，用于将外部总线提供的总线数据转换成寄存器接口数据，并将所述寄存器接口数据发送给所述寄存器模块；所述寄存器模块与各个模式控制模块连接，用于将所述寄存器接口数据发送给所述寄存器模块中对应寄存器，对该寄存器进行配置，并将配置后寄存器中的配置信息发送给对应的模式控制模块，各个模式控制模块分别与所述DAC接口模块连接，用于根据所述配置信息产生对应的电平信号，并将所述电平信号发送给所述DAC接口模块，所述DAC接口模块在接收到所述电平信号后，选择对应的时序转换规则对该电平信号进行转换，并将转换后的电平信号发送给对应DAC通道。在一种可选的实现方式中，所述总线接口模块包括AXI总线接口、AHB总线接口和APB总线接口中的一种总线接口以及第一寄存器接口，所述总线接口与所述第一寄存器接口连接，用于接收外部总线提供的总线数据，并将所述总线数据传输给所述第一寄存器接口，所述第一寄存器接口与所述寄存器模块连接，用于将所述总线数据转换成寄存器接口数据，并将所述寄存器接口数据发送给所述寄存器模块。在另一种可选的实现方式中，所述寄存器模块包括第二寄存器接口、寄存器堆模块、可编程RAM模块和模式接口模块，其中所述模式接口模块包括正常模式接口模块、扫描模式接口模块、调制模式接口模块和编程模式接口模块，所述寄存器堆模块中包括与编程模式接口模块连接的第一寄存器以及分别与其他各个模式接口模块对应连接的第二寄存器，所述第一寄存器与所述可编程RAM模块连接，各个模式接口模块分别与对应的模式控制模块连接；所述第二寄存器接口用于接收所述寄存器接口数据，并根据所述寄存器接口数据中寄存器的标识信息，将该寄存器接口数据发送给对应的第一寄存器或第二寄存器；所述第一寄存器将所述寄存器接口数据中的配置内容发送给所述可编程RAM模块，所述可编程RAM模块根据所述配置内容形成配置信息进行存储，所述第一寄存器从所述可编程RAM模块中读取所述配置信息，并将所述配置信息发送给所述编程模式接口模块；所述第二寄存器根据所述寄存器接口数据中的配置内容，对该寄存器进行配置；配置后的寄存器将配置信息发送给对应的模式接口模块；所述模式接口模块将所述配置信息发送给对应的模式控制模块。在另一种可选的实现方式中，所述模式控制模块包括分别与所述DAC接口模块连接的正常模式控制模块、扫描模式控制模块、调制模式控制模块和编程模式控制模块，所述正常模式控制模块在接收到对应配置信息后，产生电平值固定的电平信号，并将所述电平信号发送给所述DAC接口模块；所述扫描模式控制模块在接收到对应配置信息后，根据所述配置信息中的起始电平、终止电平、步进值和步进时间，产生电平值递增或递减的电平信号，并将所述电平信号发送给所述DAC接口模块；所述调制模式控制模块在接收到对应配置信息后，根据所述配置信息中的频率、幅度值和相位值，产生对应的正弦波形式的电平信号，并将所述电平信号发送给所述DAC接口模块；所述编程模式控制模块在接收到对应配置信息后，产生与所述配置信息对应的电平信号，并将所述电平信号发送给所述DAC接口模块。在另一种可选的实现方式中，所述DAC接口模块包括信号选择模块和DAC控制模块，其中所述信号选择模块分别与各个模式控制模块连接，用于接收所述电平信号，并根据接收到电平信号的端口，选择对应的时序转换规则发送给所述DAC控制模块；所述DAC控制模块用于根据所述时序转换规则，对所述电平信号进行时序转换，并将转换后的电平信号发送给DAC通道输出。本专利技术的有益效果是：1、本专利技术通过针对每个模式控制模块分别设置模式接口模块，并针对每个模式接口模块分别设置寄存器，利用寄存器的标识信息来对各个模式控制模块进行选择，不仅可以实现各个模式控制模块所需配置信息的存储修改，而且方式简单，在实现各个模式控制模块的选择时可以降低CPU内存占用量，提高CPU的运行速率；2、本专利技术总线接口丰富，支持AXI、AHB、APB总线，SoC设计的时候集成该控制器非常方便，并且通过利用第一寄存器接口将总线数据转换成寄存器模块可以识别的寄存器接口数据，可以提高兼容性；3、本专利技术增加了扫描工作模式、调制工作模式和编程工作模式，这几种模式包含了大多数的DAC输出的情况，避免了产生复杂DAC输出需要占用的大量CPU时间；特别是编程工作模式可以进行用户自定义的输出数据，使用更加方便灵活；4、本专利技术通过在DAC控制器中设置寄存器模块，并将各个模式控制模块产生对应电平信号所需的配置信息存储到寄存器模块中，当需要改变配置信息中对应控制字节时，只需要由CPU将对应控制字节发送给寄存器模块中的对应寄存器，对该寄存器中的配置信息进行更新即可，而不需要DAC控制器在接收到控制字节后，根据选择的模式控制模块当即建立配置信息，由此可以提高DAC控制器运行速率；5、本专利技术通过针对不同模式控制模块输出的电平信号进行不同规则的时序转换，可以保证DAC控制器与外设的兼容性。附图说明图1是传统方式产生正弦波的一个流程图；图2是本专利技术应用于伺服控制类SoC的可编程多模式DAC控制器的一个实施例电路方框图；图3是图2中总线接口模块的一个实施例电路方框图；图4是图2中寄存器模块的一个实施例电路方框图；图5是图2中DAC接口模块的一个实施例电路方框图。具体实施方式为了使本
的人员更好地理解本专利技术实施例中的技术方案，并使本专利技术实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术实施例中技术方案作进一步详细的说明。在本专利技术的描述中，除非另有规定和限定，需要说明的是，术语“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。参见图2，为本专利技术应用于伺服控制类SoC的可编程多模式DAC控制器的一个实施例电路方框图。该应用于伺服控制类SoC的可编程多模式DAC控制器可以包括总线接本文档来自技高网...

【技术保护点】
1.一种应用于伺服控制类SoC的可编程多模式DAC控制器，其特征在于，包括总线接口模块、寄存器模块、模式控制模块和DAC接口模块，所述总线接口模块与所述寄存器模块连接，用于将外部总线提供的总线数据转换成寄存器接口数据，并将所述寄存器接口数据发送给所述寄存器模块；所述寄存器模块与各个模式控制模块连接，用于将所述寄存器接口数据发送给所述寄存器模块中对应寄存器，对该寄存器进行配置，并将配置后寄存器中的配置信息发送给对应的模式控制模块，各个模式控制模块分别与所述DAC接口模块连接，用于根据所述配置信息产生对应的电平信号，并将所述电平信号发送给所述DAC接口模块，所述DAC接口模块在接收到所述电平信号后，选择对应的时序转换规则对该电平信号进行转换，并将转换后的电平信号发送给对应DAC通道。

【技术特征摘要】
1.一种应用于伺服控制类SoC的可编程多模式DAC控制器，其特征在于，包括总线接口模块、寄存器模块、模式控制模块和DAC接口模块，所述总线接口模块与所述寄存器模块连接，用于将外部总线提供的总线数据转换成寄存器接口数据，并将所述寄存器接口数据发送给所述寄存器模块；所述寄存器模块与各个模式控制模块连接，用于将所述寄存器接口数据发送给所述寄存器模块中对应寄存器，对该寄存器进行配置，并将配置后寄存器中的配置信息发送给对应的模式控制模块，各个模式控制模块分别与所述DAC接口模块连接，用于根据所述配置信息产生对应的电平信号，并将所述电平信号发送给所述DAC接口模块，所述DAC接口模块在接收到所述电平信号后，选择对应的时序转换规则对该电平信号进行转换，并将转换后的电平信号发送给对应DAC通道。2.根据权利要求1所述的应用于伺服控制类SoC的可编程多模式DAC控制器，其特征在于，所述总线接口模块包括AXI总线接口、AHB总线接口和APB总线接口中的一种总线接口以及第一寄存器接口，所述总线接口与所述第一寄存器接口连接，用于接收外部总线提供的总线数据，并将所述总线数据传输给所述第一寄存器接口，所述第一寄存器接口与所述寄存器模块连接，用于将所述总线数据转换成寄存器接口数据，并将所述寄存器接口数据发送给所述寄存器模块。3.根据权利要求1所述的应用于伺服控制类SoC的可编程多模式DAC控制器，其特征在于，所述寄存器模块包括第二寄存器接口、寄存器堆模块、可编程RAM模块和模式接口模块，其中所述模式接口模块包括正常模式接口模块、扫描模式接口模块、调制模式接口模块和编程模式接口模块，所述寄存器堆模块中包括与编程模式接口模块连接的第一寄存器以及分别与其他各个模式接口模块对应连接的第二寄存器，所述第一寄存器与所述可编程RAM模块连接，各个模式接口模块分别与对应的模式控制模块连接；所述第二寄存器接口用于接收所述寄存器接口数据，并根据所述寄存器接口数据中寄存器...

【专利技术属性】
技术研发人员：黄琨，刘凡，胡珂流，张涛，邓军，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50