【技术实现步骤摘要】
【国外来华专利技术】用于执行大整数算术操作的方法和装置背景
本专利技术总体涉及计算机处理器领域。更具体地说,本专利技术涉及用于执行大整数算术操作的方法和装置。相关技术描述指令集,或指令集架构(ISA)是涉及编程的计算机架构的一部分,并包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处理、以及外部输入和输出(I/O)。应该注意,术语“指令”在本文中一般是指宏指令——即,提供给处理器供执行的指令——而不是作为由处理器的解码器解码宏指令产生的结果的微指令或微操作。微指令或微操作可以配置为指示处理器上的执行单元执行操作以实现与宏指令相关联的逻辑。ISA与微架构不同,微架构是用于实现指令集的处理器设计技术的集合。具有不同的微架构的处理器可共享共同的指令集。例如,奔腾四(Pentium4)处理器、酷睿(CoreTM)处理器、以及来自加利福尼亚州桑尼威尔(Sunnyvale)的超微半导体有限公司(AdvancedMicroDevices,Inc.)的多个处理器执行几乎相同版本的x86指令集(在更新的版本中加入了一些扩展),但具有不同的内部设计。例如,ISA的相同寄存器架构在不同的微架构中可使用已知的技术以不同方法来实现,包括专用物理寄存器、使用寄存器重命名机制(诸如,使用寄存器别名表(RAT)、重排序缓冲器(ROB)、以及引退寄存器堆)的一个或多个动态分配物理寄存器。除非另作说明,否则短语“寄存器架构”、“寄存器堆”和“寄存器”在本文中用于指代对软件/编程者以及对指令指定寄存器的方式可见的寄存器架构、寄存器堆和寄存器。在需要区分的情况下,形容词“逻辑的”、“架构的” ...
【技术保护点】
一种处理器,包括:第一源寄存器,用于存储第一256位整数操作数;第二源寄存器,用于存储第二256位整数操作数;以及乘法逻辑,包括用于响应于256位乘法指令对所述第一和第二256位整数操作数执行乘法以生成512位结果的乘法器和加法器的集合,所述乘法逻辑用于将所述第一和第二256位整数操作数的底数表示从第一底数表示转换为基于用于执行所述乘法并且生成结果的所述乘法器和加法器的大小选择的第二底数表示,以及然后用于将所述结果转换回所述第一底数表示。
【技术特征摘要】
【国外来华专利技术】2014.12.23 US 14/581,9731.一种处理器,包括:第一源寄存器,用于存储第一256位整数操作数;第二源寄存器,用于存储第二256位整数操作数;以及乘法逻辑,包括用于响应于256位乘法指令对所述第一和第二256位整数操作数执行乘法以生成512位结果的乘法器和加法器的集合,所述乘法逻辑用于将所述第一和第二256位整数操作数的底数表示从第一底数表示转换为基于用于执行所述乘法并且生成结果的所述乘法器和加法器的大小选择的第二底数表示,以及然后用于将所述结果转换回所述第一底数表示。2.如权利要求1所述的处理器,其特征在于,每个256位整数操作数的所述第一底数表示包括以底数264表示的四位。3.如权利要求2所述的处理器,其特征在于,所述第二底数表示包括以底数252表示的五位。4.如权利要求3所述的处理器,其特征在于,所述乘法器中的每一个包括52x52乘法器。5.如权利要求4所述的处理器,其特征在于,所述乘法器中的每一个用于将来自所述第一源操作数的五位中的一个与所述第二源操作数的五位中的一个相乘。6.如权利要求5所述的处理器,其特征在于,对于来自所述第一源操作数的位A0、A1、A2、A3和A4以及所述第二源操作数的位B0、B1、B2、B3和B4:第一乘法器,用于将A1和B2相乘以生成积A1B2;第二乘法器,用于将A0和B3相乘以生成积A0B3;第三乘法器,用于将A1和B1相乘以生成积A1B1;第四乘法器,用于将A0和B2相乘以生成积A0B2;第五乘法器,用于将A1和B0相乘以生成积A1B0;第六乘法器,用于将A0和B1相乘以生成积A0B1;以及第七乘法器,用于将A0和B0相乘以生成积A0B0。7.如权利要求6所述的处理器,其特征在于,所述加法器中的每一个用于将所述乘法器输出的结果中的至少两个相加。8.如权利要求7所述的处理器,进一步包括:第一加法器,用于确定A1B2和A0B3的第一和;第二加法器,用于确定A1B1和A1B2的第二和;第三加法器,用于确定A1B0和A1B1的第三和;以及第四加法器,用于确定A0B0和零的第四和。9.如权利要求8所述的处理器,其特征在于,四个和中的每一个输出到四个不同的128位通道中的每一个。10.如权利要求9所述的处理器,其特征在于,将所述128位通道中的每一个中的四个和相加并变换为底数264表示。11.如权利要求1所述的处理器,其特征在于,所述乘法逻辑包括解码逻辑,所述解码逻辑用于将256位乘法指令解码为多个微操作,所述微操作用于通过使用所述第二底数表示来执行多个乘法和加法操作以生成512位结果。12.如权利要求1所述的处理器,其特征在于,所述第一和第二源寄存器包括512位向量寄存器,以及其中所述第一和第二256位整...
【专利技术属性】
技术研发人员:S·格伦,V·克拉斯诺夫,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。