The utility model provides a CAM structure based on FPGA, including a register for storage of data comparison module; a comparator module is used to judge whether to group the data register module, a comparator module comparator module group and register modules corresponding to the register module and connected to compare the data from the input port comparator module group input; also includes a comparison data register module group write write module; a selecting module used for selecting register module group search range; two MUX module, write module through one MUX module compares the data information into the storage register module. The comparator module comparator module in the group, through another MUX module output and to compare data of the module in the register The address signal of the register module group. The utility model can compare the input data and all the data of the register set in parallel, thereby improving the searching efficiency.
【技术实现步骤摘要】
一种基于FPGA的CAM结构
本技术涉及数据通信
,具体地说是一种基于FPGA的CAM结构。
技术介绍
随着通信技术的快速发展,网络中数据包的传输速度越来越高,例如在交换机领域中,如果采用传统的软件方式进行路由或者MAC表查询,速度比较慢,无法保证数据的及时传输。CAM芯片具有并行查找的优势,查询的时间与CAM内包含的数据多少无关,使得CAM在网络中得到广泛的应用。但是在一些中小的项目中,尤其是在FPGA的项目中,如果采用外置的CAM芯片,首先CAM芯片的利用率不会很高,其次增加了成本。
技术实现思路
本技术的技术任务是解决现有技术的不足,提供一种基于FPGA的CAM结构。本技术解决其技术问题所采用的技术方案是:一种基于FPGA的CAM结构,包括一个用于存储比较数据信息的寄存器模块组,所述寄存器模块组包括至少两个寄存器模块;一个用于判断寄存器模块组中是否有待比较数据的比较器模块组,比较器模块组具有输入端口,比较器模块组至少两个比较器模块,比较器模块组中的比较器模块与寄存器模块组的寄存器模块一一对应并相连,待比较数据由比较器模块组的输入端口进行输入;还包括一个将比较数据写入寄存器模块组的写入模块;一个用于选择寄存器模块组查找范围的选择模块,选择模块连接于比较器模块组,通过配置选择模块的输入并行比较寄存器模块组中的寄存器模块,比较器模块组中的比较器模块输出与待比较数据相匹配的寄存器模块信息;两个MUX模块,写入模块通过其中一个MUX模块将比较数据的信息写入寄存器模块中进行存储,比较器模块组中的比较器模块通过另一个MUX模块输出与待比较数据相匹配的寄存器模块在 ...
【技术保护点】
一种基于FPGA的CAM结构,其特征在于,包括一个用于存储比较数据信息的寄存器模块组,所述寄存器模块组包括至少两个寄存器模块;一个用于判断寄存器模块组中是否有待比较数据的比较器模块组,所述比较器模块组具有输入端口,比较器模块组至少两个比较器模块,比较器模块组中的比较器模块与寄存器模块组的寄存器模块一一对应并相连,所述待比较数据由比较器模块组的输入端口进行输入;还包括一个将比较数据写入寄存器模块组的写入模块;一个用于选择寄存器模块组查找范围的选择模块,所述选择模块连接于比较器模块组,通过配置选择模块的输入并行比较寄存器模块组中的寄存器模块,比较器模块组中的比较器模块输出与待比较数据相匹配的寄存器模块信息;两个MUX模块,写入模块通过其中一个MUX 模块将比较数据的信息写入寄存器模块中进行存储,比较器模块组中的比较器模块通过另一个MUX 模块输出与待比较数据相匹配的寄存器模块在寄存器模块组的地址信号。
【技术特征摘要】
1.一种基于FPGA的CAM结构,其特征在于,包括一个用于存储比较数据信息的寄存器模块组,所述寄存器模块组包括至少两个寄存器模块;一个用于判断寄存器模块组中是否有待比较数据的比较器模块组,所述比较器模块组具有输入端口,比较器模块组至少两个比较器模块,比较器模块组中的比较器模块与寄存器模块组的寄存器模块一一对应并相连,所述待比较数据由比较器模块组的输入端口进行输入;还包括一个将比较数据写入寄存器模块组的写入模块;一个用于选择寄存器模块组查找范围的选择模块,所述选择模块连接于比较器模块组,通过配置选择模块的输入并行比较寄存器模块组中的寄存器模块,比较器模块组中的比较器模块输出与待比较数据相匹配的寄存器模块信息;两个MUX模块,写入模块通过其中一个MUX模块将比较数据的信息写入寄存器模块中进行存储,比较器模块组中的比较器模...
【专利技术属性】
技术研发人员:尹超,赵鑫鑫,李朋,
申请(专利权)人:浪潮集团有限公司,
类型:新型
国别省市:山东,37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。