一种移位寄存器、其驱动方法、栅极驱动电路及显示面板技术

本发明专利技术公开了一种移位寄存器、其驱动方法、栅极驱动电路及显示面板，包括：第一控制模块、第二控制模块、第三控制模块、输入模块、第一复位模块、第一驱动信号输出模块、第二驱动信号输出模块以及级联信号输出模块；其中，通过上述八个模块的相互配合，提供了一种新的移位寄存器，从而可以输出两种驱动信号。

A shift register, a drive method thereof, a grid drive circuit, and a display panel

The invention discloses a shift register and its driving method, the gate drive circuit and a display panel includes a first control module, second control module, third control module, input module, a first reset module, a first driving signal output module, a second drive signal output module and cascade signal output module; wherein, through the matching of the the eight module, which provides a new shift register, which can output two driving signals.

【技术实现步骤摘要】
一种移位寄存器、其驱动方法、栅极驱动电路及显示面板
本专利技术涉及显示
，特别涉及一种移位寄存器、其驱动方法、栅极驱动电路及显示面板。
技术介绍
随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列基板行驱动(GateDriveronArray，GOA)技术将薄膜晶体管(ThinFilmTransistor，TFT)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的每个像素中的显示TFT进行扫描驱动。目前，显示面板一般采用图1所示结构中的显示晶体管TFT1为像素充电，显示晶体管TFT1对应的移位寄存器输出的驱动信号的时序图如图2所示。其中，在显示一帧时间OneFrame内，显示晶体管TFT1仅在驱动信号为高电位时开始，即时间t时开启，其余时间均为关闭状态。由于显示晶体管TFT1需要承受负向高温与光照偏置影响，导致显示晶体管TFT1的阈值电压会负向漂移，严重时甚至会导致显示晶体管TFT1不能正常关闭，从而造成显示异常。为了对显示晶体管TFT1进行负向高温与光照偏置的补偿，技术人员在显示面板中的每个像素中分别设置两个显示晶体管，如图3所示，显示面板还包括：多个像素单元、与每行像素单元对应的两条栅线Gate1a、Gate1b以及与每列像素对应的数据线Data；其中，每个像素单元包括：显示晶体管TFT1a与显示晶体管TFT1b。显示晶体管TFT1a的栅极与栅线Gate1a相连，源极与数据线Data相连用于接收数据线Data上的数据信号，漏极与显示晶体管TFT1b的源极相连，显示晶体管TFT1b的栅极与栅线Gate1b相连，漏极用于向像素单元中的像素电极提供数据信号。图3所示显示面板中显示晶体管TFT1a与显示晶体管TFT1b对应的扫描信号的时序如图4所示，其中G1a为对应显示晶体管TFT1a的扫描信号，G1b为对应显示晶体管TFT1b的扫描信号，具体工作过程为：在一帧时间F1的F11阶段内，显示晶体管TFT1a的栅极与显示晶体管TFT1b的栅极均为高电位，以向像素电极输入数据信号；在F12阶段内，显示晶体管TFT1a的栅极为低电位，显示晶体管TFT1b的栅极为高电位，以停止向像素电极输入数据信号，并且可以保证显示晶体管TFT1b的栅极为高电位，以实现对显示晶体管TFT1b负向高温与光照偏置的补偿。同理，在下一帧时间内，G1a与G1b的电位相反，以实现向像素电极输入数据信号以及对显示晶体管TFT1a负向高温与光照偏置的补偿的功能。因此，如何设计移位寄存器的结构满足图3所示显示面板中的两行栅线的扫描信号的需求，是本领域技术人员亟需解决的问题。
技术实现思路
本专利技术实施例提供一种移位寄存器、其驱动方法、栅极驱动电路及显示面板，用以提供一种新结构的移位寄存器以向显示面板中的两行栅线提供驱动信号。因此，本专利技术实施例提供了一种移位寄存器，包括：第一控制模块、第二控制模块、第三控制模块、输入模块、第一复位模块、第一驱动信号输出模块、第二驱动信号输出模块以及级联信号输出模块；其中，所述第一控制模块分别与第一控制信号端、第一参考信号端、第一节点、第二节点以及第三节点相连；所述第一控制模块用于在所述第一控制信号端的控制下将所述第一控制信号端的信号提供给所述第二节点，分别在所述第一节点的信号与所述第三节点的信号的控制下将所述第一参考信号端的信号提供给所述第二节点；所述第二控制模块分别与第二控制信号端、所述第一参考信号端、所述第一节点、所述第二节点以及所述第三节点相连；所述第二控制模块用于在所述第二控制信号端的控制下将所述第二控制信号端的信号提供给所述第三节点，分别在所述第一节点的信号与所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述第三节点；所述第三控制模块分别与所述第一参考信号端、所述第一节点、所述第二节点以及所述第三节点相连；所述第三控制模块用于分别在所述第二节点的信号与所述第三节点的信号的控制下将所述第一参考信号端的信号提供给所述第一节点；所述输入模块分别与输入信号端以及所述第一节点相连；所述输入模块用于在所述输入信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述第一复位模块分别与第一复位信号端、所述第一参考信号端以及所述第一节点相连；所述第一复位模块用于在所述第一复位信号端的控制下将所述第一参考信号端的信号提供给所述第一节点；所述第一驱动信号输出模块分别与时钟信号端、第二参考信号端、所述第一节点、所述第二节点、所述第三节点以及所述移位寄存器的第一驱动信号输出端相连；所述第一驱动信号输出模块用于在所述第一节点的信号的控制下将所述时钟信号端的信号提供给所述第一驱动信号输出端，在所述第一节点处于浮接状态时，保持所述第一节点与所述第一驱动信号输出端之间的电压差稳定，以及分别在所述第二节点的信号与所述第三节点的信号的控制下将所述第二参考信号端的信号提供给所述第一驱动信号输出端；所述第二驱动信号输出模块分别与所述时钟信号端、第三参考信号端、所述第一节点、所述第二节点、所述第三节点以及所述移位寄存器的第二驱动信号输出端相连；所述第二驱动信号输出模块用于在所述第一节点的信号的控制下将所述时钟信号端的信号提供给所述第二驱动信号输出端，在所述第一节点处于浮接状态时，保持所述第一节点与所述第二驱动信号输出端之间的电压差稳定，以及分别在所述第二节点的信号与所述第三节点的信号的控制下将所述第三参考信号端的信号提供给所述第二驱动信号输出端；所述级联信号输出模块分别与所述时钟信号端、所述第一参考信号端、所述第一节点、所述第二节点、所述第三节点以及所述移位寄存器的级联信号输出端相连；所述级联信号输出模块用于在所述第一节点的信号的控制下将所述时钟信号端的信号提供给所述级联信号输出端，以及分别在所述第二节点的信号与所述第三节点的信号的控制下将所述第一参考信号端的信号提供给所述级联信号输出端。优选地，在本专利技术实施例提供的上述移位寄存器中，所述第一控制模块包括：第一开关晶体管、第二开关晶体管以及第三开关晶体管；其中，所述第一开关晶体管的栅极和源极均与所述第一控制信号端相连，漏极与所述第二节点相连；所述第二开关晶体管的栅极与所述第一节点相连，源极与所述第一参考信号端相连，漏极与所述第二节点相连；所述第三开关晶体管的栅极与所述第三节点相连，源极与所述第一参考信号端相连，漏极与所述第二节点相连。优选地，在本专利技术实施例提供的上述移位寄存器中，所述第二控制模块包括：第四开关晶体管、第五开关晶体管以及第六开关晶体管；其中，所述第四开关晶体管的栅极和源极均与所述第二控制信号端相连，漏极与所述第三节点相连；所述第五开关晶体管的栅极与所述第一节点相连，源极与所述第一参考信号端相连，漏极与所述第三节点相连；所述第六开关晶体管的栅极与所述第二节点相连，源极与所述第一参考信号端相连，漏极与所述第三节点相连。优选地，在本专利技术实施例提供的上述移位寄存器中，所述第三控制模块包括：第七开关晶体管与第八开关晶体管；其中，所述第七开关晶体管的栅极与所述第二节点相连，源极与所述第一参考信号端相连，漏极与所述第一节点相连；所述第八开关晶体管的栅极与所述第三节点相连，源极与所述第一参考信号端相连，漏极与所述第一节点相连。优选地，在本发本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：第一控制模块、第二控制模块、第三控制模块、输入模块、第一复位模块、第一驱动信号输出模块、第二驱动信号输出模块以及级联信号输出模块；其中，所述第一控制模块分别与第一控制信号端、第一参考信号端、第一节点、第二节点以及第三节点相连；所述第一控制模块用于在所述第一控制信号端的控制下将所述第一控制信号端的信号提供给所述第二节点，分别在所述第一节点的信号与所述第三节点的信号的控制下将所述第一参考信号端的信号提供给所述第二节点；所述第二控制模块分别与第二控制信号端、所述第一参考信号端、所述第一节点、所述第二节点以及所述第三节点相连；所述第二控制模块用于在所述第二控制信号端的控制下将所述第二控制信号端的信号提供给所述第三节点，分别在所述第一节点的信号与所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述第三节点；所述第三控制模块分别与所述第一参考信号端、所述第一节点、所述第二节点以及所述第三节点相连；所述第三控制模块用于分别在所述第二节点的信号与所述第三节点的信号的控制下将所述第一参考信号端的信号提供给所述第一节点；所述输入模块分别与输入信号端以及所述第一节点相连；所述输入模块用于在所述输入信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述第一复位模块分别与第一复位信号端、所述第一参考信号端以及所述第一节点相连；所述第一复位模块用于在所述第一复位信号端的控制下将所述第一参考信号端的信号提供给所述第一节点；所述第一驱动信号输出模块分别与时钟信号端、第二参考信号端、所述第一节点、所述第二节点、所述第三节点以及所述移位寄存器的第一驱动信号输出端相连；所述第一驱动信号输出模块用于在所述第一节点的信号的控制下将所述时钟信号端的信号提供给所述第一驱动信号输出端，在所述第一节点处于浮接状态时，保持所述第一节点与所述第一驱动信号输出端之间的电压差稳定，以及分别在所述第二节点的信号与所述第三节点的信号的控制下将所述第二参考信号端的信号提供给所述第一驱动信号输出端；所述第二驱动信号输出模块分别与所述时钟信号端、第三参考信号端、所述第一节点、所述第二节点、所述第三节点以及所述移位寄存器的第二驱动信号输出端相连；所述第二驱动信号输出模块用于在所述第一节点的信号的控制下将所述时钟信号端的信号提供给所述第二驱动信号输出端，在所述第一节点处于浮接状态时，保持所述第一节点与所述第二驱动信号输出端之间的电压差稳定，以及分别在所述第二节点的信号与所述第三节点的信号的控制下将所述第三参考信号端的信号提供给所述第二驱动信号输出端；所述级联信号输出模块分别与所述时钟信号端、所述第一参考信号端、所述第一节点、所述第二节点、所述第三节点以及所述移位寄存器的级联信号输出端相连；所述级联信号输出模块用于在所述第一节点的信号的控制下将所述时钟信号端的信号提供给所述级联信号输出端，以及分别在所述第二节点的信号与所述第三节点的信号的控制下将所述第一参考信号端的信号提供给所述级联信号输出端。...

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：第一控制模块、第二控制模块、第三控制模块、输入模块、第一复位模块、第一驱动信号输出模块、第二驱动信号输出模块以及级联信号输出模块；其中，所述第一控制模块分别与第一控制信号端、第一参考信号端、第一节点、第二节点以及第三节点相连；所述第一控制模块用于在所述第一控制信号端的控制下将所述第一控制信号端的信号提供给所述第二节点，分别在所述第一节点的信号与所述第三节点的信号的控制下将所述第一参考信号端的信号提供给所述第二节点；所述第二控制模块分别与第二控制信号端、所述第一参考信号端、所述第一节点、所述第二节点以及所述第三节点相连；所述第二控制模块用于在所述第二控制信号端的控制下将所述第二控制信号端的信号提供给所述第三节点，分别在所述第一节点的信号与所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述第三节点；所述第三控制模块分别与所述第一参考信号端、所述第一节点、所述第二节点以及所述第三节点相连；所述第三控制模块用于分别在所述第二节点的信号与所述第三节点的信号的控制下将所述第一参考信号端的信号提供给所述第一节点；所述输入模块分别与输入信号端以及所述第一节点相连；所述输入模块用于在所述输入信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述第一复位模块分别与第一复位信号端、所述第一参考信号端以及所述第一节点相连；所述第一复位模块用于在所述第一复位信号端的控制下将所述第一参考信号端的信号提供给所述第一节点；所述第一驱动信号输出模块分别与时钟信号端、第二参考信号端、所述第一节点、所述第二节点、所述第三节点以及所述移位寄存器的第一驱动信号输出端相连；所述第一驱动信号输出模块用于在所述第一节点的信号的控制下将所述时钟信号端的信号提供给所述第一驱动信号输出端，在所述第一节点处于浮接状态时，保持所述第一节点与所述第一驱动信号输出端之间的电压差稳定，以及分别在所述第二节点的信号与所述第三节点的信号的控制下将所述第二参考信号端的信号提供给所述第一驱动信号输出端；所述第二驱动信号输出模块分别与所述时钟信号端、第三参考信号端、所述第一节点、所述第二节点、所述第三节点以及所述移位寄存器的第二驱动信号输出端相连；所述第二驱动信号输出模块用于在所述第一节点的信号的控制下将所述时钟信号端的信号提供给所述第二驱动信号输出端，在所述第一节点处于浮接状态时，保持所述第一节点与所述第二驱动信号输出端之间的电压差稳定，以及分别在所述第二节点的信号与所述第三节点的信号的控制下将所述第三参考信号端的信号提供给所述第二驱动信号输出端；所述级联信号输出模块分别与所述时钟信号端、所述第一参考信号端、所述第一节点、所述第二节点、所述第三节点以及所述移位寄存器的级联信号输出端相连；所述级联信号输出模块用于在所述第一节点的信号的控制下将所述时钟信号端的信号提供给所述级联信号输出端，以及分别在所述第二节点的信号与所述第三节点的信号的控制下将所述第一参考信号端的信号提供给所述级联信号输出端。2.如权利要求1所述的移位寄存器，其特征在于，所述第一控制模块包括：第一开关晶体管、第二开关晶体管以及第三开关晶体管；其中，所述第一开关晶体管的栅极和源极均与所述第一控制信号端相连，漏极与所述第二节点相连；所述第二开关晶体管的栅极与所述第一节点相连，源极与所述第一参考信号端相连，漏极与所述第二节点相连；所述第三开关晶体管的栅极与所述第三节点相连，源极与所述第一参考信号端相连，漏极与所述第二节点相连。3.如权利要求1所述的移位寄存器，其特征在于，所述第二控制模块包括：第四开关晶体管、第五开关晶体管以及第六开关晶体管；其中，所述第四开关晶体管的栅极和源极均与所述第二控制信号端相连，漏极与所述第三节点相连；所述第五开关晶体管的栅极与所述第一节点相连，源极与所述第一参考信号端相连，漏极与所述第三节点相连；所述第六开关晶体管的栅极与所述第二节点相连，源极与所述第一参考信号端相连，漏极与所述第三节点相连。4.如权利要...

【专利技术属性】
技术研发人员：郑皓亮，韩承佑，金志河，姚星，商广良，韩明夫，袁丽君，王志冲，黄应龙，邹祥祥，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11