一种雪崩光电二极管及其制造方法技术

本发明专利技术涉及光电技术领域，提供了一种雪崩光电二极管及其制造方法。其中雪崩光电二极管包括在I型光吸收层、I型帽层和P型接触层上，位于所述P型半导体区域的两侧设置有第一沟道；在I型倍增层和P型电场控制层上，衔接着所述第一沟道设置有第二沟道；在N型接触层上，衔接着所述第二沟道设置有第三沟道；其中，第一沟道比第二沟道宽，第二沟道比第三沟道宽；与现有技术相比，本发明专利技术的有益效果在于：本发明专利技术实施例通过在现有的雪崩光电二极管中提供三层台阶式的沟道设计，可以改善沟道过深，侧壁N接触金属层容易出现的衔接问题，提高了雪崩光电二极管的加工成品率。

Avalanche photodiode and method of manufacturing the same

The invention relates to the field of photoelectric technology, and provides an avalanche photodiode and a manufacturing method thereof. The avalanche photodiode included in the I type light absorbing layer, I cap layer and P contact layer, located on both sides of the P type semiconductor region is provided with a first channel; in type I and type P multiplication layer electric field control layer, connected to the first channel is provided with second channel; in the N contact layer, connecting with the second channel is provided with a third channel; wherein, the first channel to second channel width, second channel than the third channel width; compared with the prior art, the invention has the advantages that: the embodiment of the invention provides a channel design three steps the avalanche photodiode current, can improve the channel too deep, connection between side wall N contact metal layer is easy to appear, improve the rate of finished products of avalanche photodiode.

【技术实现步骤摘要】
一种雪崩光电二极管及其制造方法
本专利技术涉及光电
，特别是涉及一种雪崩光电二极管及其制造方法。
技术介绍
雪崩光电二极管(AvalanchePhotodiode,简写为：APD)由于其具有内部增益，可以提供比PIN探测器(Positive-Intrinsic-NegativeDetector，简写为：PD)高灵敏度，被广泛应用于光通信系统中。近年来，面向100Gbit/s、甚至400Gbit/s高速通信系统应用的高响应速率、高灵敏度的APD已经成为相关领域关注的焦点。相对于已经在10Gbit/s以下的InP/InGaAs材料APD，InAlAs/InGaAs材料APD明显受到青睐。这是因为InAlAs碰撞离化特性优于InP，倍增过程中产生的过剩噪声因子小，更适合于长距离高响应速率的要求。InAlAs/InGaAs材料APD的外延结构一般是掺Fe的半绝缘型衬底片上，使用分子束外延法(MolecularBeamEpitaxy，简写为：MBE)依次生产出N型InP缓冲层，N型重掺杂接触层，I型InAlAs倍增层，P型InP电场控制层，I型InGaAs光吸收层，I型InP帽层，P型InGaAs接触层。专利技术人发现因为InAlAs材料在分子束化学气相外延生长(MolecularBeamEpitaxy,简写为：MBE)生长温度大概在480摄氏度，所以扩散温度不宜太高，而降低温度，I型InAlAs材料又无法通过扩散成P型。另一方面，现有技术中的沟道过深，侧壁金属无法链接的问题。因此，需要设计新的工艺条件来解决上述问题。
技术实现思路
本专利技术要解决的技术问题之一是改善现有技术中因为沟道深度要求，可能带来的沟道侧壁金属无法良好衔接的问题。本专利技术进一步要解决的技术问题是提供一种雪崩光电二极管及其制造方法。本专利技术采用如下技术方案：第一方面，本专利技术实施例提供了一种雪崩光电二极管，半绝缘衬底依次堆叠N型接触层、I型倍增层、P型电场控制层、I型光吸收层、I型帽层和P型接触层，其中，I型帽层中利用扩散工艺生成有P型半导体区域，在I型光吸收层、I型帽层和P型接触层上，位于所述P型半导体区域的两侧设置有第一沟道；在I型倍增层和P型电场控制层上，衔接着所述第一沟道设置有第二沟道；在N型接触层上，衔接着所述第二沟道设置有第三沟道；其中，第一沟道比第二沟道宽，第二沟道比第三沟道宽；所述第一沟道、第二沟道和第三沟道的两侧表面都生长有介质钝化层，在位于所述第一沟道、第二沟道和第三沟道外环侧的介质钝化层表面和沟道中的N型接触层表面生成N接触金属层。可选的，在N型接触层、I型倍增层、P型电场控制层、I型光吸收层、I型帽层和P型接触层分别为：N型InP接触层、I型InAlAs倍增层、P型InP电场控制层、I型InGaAs光吸收层、I型InP帽层和P型InGaAs接触层时，则所述I型光吸收层和I型帽层之间还设置有一层I型InAlAs包层，其中，所述P型半导体区域由I型帽层和I型InAlAs包层中的指定区域通过闭管扩散加工而成。可选的，所述N型InP接触层掺杂浓度1e19cm-3，厚度0.5μm；I型InAlAs倍增层，掺杂浓度小于5e15cm-3，厚度0.2至0.4μm；P型InP电场控制层，掺杂浓度1e18cm-3，厚度0.32-0.35μm；I型InGaAs光吸收层掺杂浓度小于5e15cm-3，厚度1至1.2μm；I型InAlAs包层掺杂浓度小于5e15cm-3，厚度1至1.5μm；I型InP帽层掺杂浓度小于5e15cm-3，厚度1至1.5μm；P型InGaAs接触层掺杂浓度1e19cm-3，厚度0.15μm。可选的，所述半绝缘衬底底部有氮化硅介质反射层和反射金属层，氮化硅介质反射层厚度所示反射金属层由Ti/Pt/Au构成，其中Ti、Pt、Au的厚度分别为和第二方面，本专利技术实施例提供了一种雪崩光电二极管的制造方法，所述制造方法包括：在半绝缘衬底上用分子束气象外延沉积的方法依次堆叠N型接触层、I型倍增层、P型电场控制层、I型光吸收层、I型帽层和P型接触层，其中，I型帽层中利用扩散工艺生成有P型半导体区域；在I型光吸收层、I型帽层和P型接触层上，位于所述P型半导体区域的两侧刻蚀出第一沟道；在I型倍增层和P型电场控制层上，衔接着所述第一沟道的底部区域，刻蚀出第二沟道，在N型接触层上，衔接着所述第二沟道的底部区域，刻蚀出第三沟道；其中，第一沟道比第二沟道宽，第二沟道比第三沟道宽；在所述第一沟道、第二沟道和第三沟道的两侧表面生长介质钝化层；在位于所述第一沟道、第二沟道和第三沟道外环侧的介质钝化层表面和沟道中的N型接触层表面生成N接触金属层。可选的，在N型接触层、I型倍增层、P型电场控制层、I型光吸收层、I型帽层和P型接触层分别为：N型InP接触层、I型InAlAs倍增层、P型InP电场控制层、I型InGaAs光吸收层、I型InP帽层和P型InGaAs接触层时，在所述I型光吸收层和I型帽层之间还通过分子束气象外延沉积有一层I型InAlAs包层，其中，所述P型半导体区域由I型帽层和I型InAlAs包层中的指定区域通过闭管扩散加工而成。可选的，所述的P型半导体区域由锌闭管扩散完成，其中，扩散源为磷化锌，扩散温度为460至480摄氏度。可选的，所述N型InP接触层掺杂浓度1e19cm-3，厚度0.5μm；I型InAlAs倍增层，掺杂浓度小于5e15cm-3，厚度0.2至0.4μm；P型InP电场控制层，掺杂浓度1e18cm-3，厚度0.32-0.35μm；I型InGaAs光吸收层掺杂浓度小于5e15cm-3，厚度1至1.2μm；I型InAlAs包层掺杂浓度小于5e15cm-3，厚度1至1.5μm；I型InP帽层掺杂浓度小于5e15cm-3，厚度1至1.5μm；P型InGaAs接触层掺杂浓度1e19cm-3，厚度0.15μm。可选的，刻蚀出第一沟道、刻蚀出第二沟道和刻蚀出第三沟道，具体包括光刻并使用氢溴酸、饱和溴水和水比例为1:1:1的溶液腐蚀到I型光吸收层；使用浓硫酸、双氧水和水比例1:1:5的溶液腐蚀到P型电场控制层上，完成第一沟道腐蚀；光刻并使用氢溴酸、饱和溴水和水比例1:2:5的溶液腐蚀到N型接触层；光刻并使用氢溴酸、饱和溴水和水比例1:1:1的溶液腐蚀N型接触层，停止于半绝缘衬底。可选的，将外延片减薄抛光到约150μm，在外延片抛光面用增强等离子气相沉积氮化硅介质反射层；采用电子束蒸发方式，在氮化硅介质反射层上形成Ti/Pt/Au反射金属层，其中Ti、Pt、Au的厚度分别为和与现有技术相比，本专利技术的有益效果在于：本专利技术实施例通过在现有的雪崩光电二极管中提供三层台阶式的沟道设计，可以改善沟道过深，侧壁N接触金属层容易出现的衔接问题，提高了雪崩光电二极管的加工成品率。现有技术中产生上述沟道侧壁金属衔接的问题，通常是因为不同层在腐蚀液中的腐蚀度会有所不同，从而在一次性腐蚀过程中可能产生葫芦型沟道，从而给后续侧壁生成N接触金属层时，留下了衔接中断的隐患。【附图说明】图1是本专利技术实施例提供的一种雪崩光电二极管的剖面结构示意图；图2是本专利技术实施例提供的一种雪崩光电二极管的剖面结构示意图；图3是本专利技术实施例提供的一种雪崩光电二极管的制造方法流程图；本文档来自技高网...

【技术保护点】
一种雪崩光电二极管，半绝缘衬底依次堆叠N型接触层、I型倍增层、P型电场控制层、I型光吸收层、I型帽层和P型接触层，其中，I型帽层中利用扩散工艺生成有P型半导体区域，其特征在于，在I型光吸收层、I型帽层和P型接触层上，位于所述P型半导体区域的两侧设置有第一沟道；在I型倍增层和P型电场控制层上，衔接着所述第一沟道设置有第二沟道；在N型接触层上，衔接着所述第二沟道设置有第三沟道；其中，第一沟道比第二沟道宽，第二沟道比第三沟道宽；所述第一沟道、第二沟道和第三沟道的两侧表面都生长有介质钝化层，在位于所述第一沟道、第二沟道和第三沟道外环侧的介质钝化层表面和沟道中的N型接触层表面生成N接触金属层。

【技术特征摘要】
1.一种雪崩光电二极管，半绝缘衬底依次堆叠N型接触层、I型倍增层、P型电场控制层、I型光吸收层、I型帽层和P型接触层，其中，I型帽层中利用扩散工艺生成有P型半导体区域，其特征在于，在I型光吸收层、I型帽层和P型接触层上，位于所述P型半导体区域的两侧设置有第一沟道；在I型倍增层和P型电场控制层上，衔接着所述第一沟道设置有第二沟道；在N型接触层上，衔接着所述第二沟道设置有第三沟道；其中，第一沟道比第二沟道宽，第二沟道比第三沟道宽；所述第一沟道、第二沟道和第三沟道的两侧表面都生长有介质钝化层，在位于所述第一沟道、第二沟道和第三沟道外环侧的介质钝化层表面和沟道中的N型接触层表面生成N接触金属层。2.根据权利要求1所述的雪崩光电二极管，其特征在于，在N型接触层、I型倍增层、P型电场控制层、I型光吸收层、I型帽层和P型接触层分别为：N型InP接触层、I型InAlAs倍增层、P型InP电场控制层、I型InGaAs光吸收层、I型InP帽层和P型InGaAs接触层时，则所述I型光吸收层和I型帽层之间还设置有一层I型InAlAs包层，其中，所述P型半导体区域由I型帽层和I型InAlAs包层中的指定区域通过闭管扩散加工而成。3.根据权利要求2所述的雪崩光电二极管，其特征在于，所述N型InP接触层掺杂浓度1e19cm-3，厚度0.5μm；I型InAlAs倍增层，掺杂浓度小于5e15cm-3，厚度0.2至0.4μm；P型InP电场控制层，掺杂浓度1e18cm-3，厚度0.32-0.35μm；I型InGaAs光吸收层掺杂浓度小于5e15cm-3，厚度1至1.2μm；I型InAlAs包层掺杂浓度小于5e15cm-3，厚度1至1.5μm；I型InP帽层掺杂浓度小于5e15cm-3，厚度1至1.5μm；P型InGaAs接触层掺杂浓度1e19cm-3，厚度0.15μm。4.根据权利要求3所述的雪崩光电二极管，其特征在于，所述半绝缘衬底底部有氮化硅介质反射层和反射金属层，氮化硅介质反射层厚度所示反射金属层由Ti/Pt/Au构成，其中Ti、Pt、Au的厚度分别为和5.一种雪崩光电二极管的制造方法，其特征在于，所述制造方法包括：在半绝缘衬底上用分子束气象外延沉积的方法依次堆叠N型接触层、I型倍增层、P型电场控制层、I型光吸收层、I型帽层和P型接触层，其中，I型帽层中利用扩散工艺生成有P型半导体区域；在I型光吸收层、I型帽层和P型接触层上，位于所述P型半导体区域的两侧刻蚀出第一沟道；在I型倍增层和P型电...

【专利技术属性】
技术研发人员：胡艳，岳爱文，钟行，
申请(专利权)人：武汉光迅科技股份有限公司，武汉电信器件有限公司，
类型：发明
国别省市：湖北,42