移位寄存器单元、移位寄存器电路及其驱动方法、显示面板技术

本公开涉及一种移位寄存器单元、移位寄存器电路及其驱动方法、显示面板。该移位寄存器单元包括：第一输入模块，在第一输入信号的控制下将第一电压信号传输至上拉节点；上拉模块，在上拉节点的控制下将第一时钟信号传输至信号输出端；第一下拉控制模块，在第二时钟信号的控制下将第二时钟信号传输至下拉节点；第二下拉控制模块，在上拉节点的控制下将第二电压信号传输至下拉节点；上拉控制模块，在下拉节点的控制下将第二电压信号传输至上拉节点；下拉模块，在下拉节点的控制下将第二电压信号传输至信号输出端；保持模块，在第二输入信号的控制下保持上拉节点为低电平和/或保持下拉节点为高电平。本公开可避免扫描信号的异常输出而导致的不良。

Shift register unit, shift register circuit, driving method thereof and display panel

The present invention relates to a shift register unit, a shift register circuit, a drive method thereof, and a display panel. The shift register unit includes a first input module, control of the first input signal under the first voltage signal transmission node first pull pull pull control module; and the nodes in the first clock signal is transmitted to the signal output end; the first pull-down control module in the control of the second clock signal under the second clock signal transmission to drop down nodes; second pull-down control module, a second voltage signal is transmitted to the next node in the node drop-down control to pull on; pull the control module, the control node will drop second voltage signal transmission first pull node; lower module in the control node will drop second voltage signal to the signal output end; keep in control module, second input signals under low pull nodes and / or maintain the high level drop node. The present disclosure avoids the abnormal output of the scan signal.

【技术实现步骤摘要】
移位寄存器单元、移位寄存器电路及其驱动方法、显示面板
本公开涉及显示
，尤其涉及一种移位寄存器单元、移位寄存器电路及其驱动方法、显示面板。
技术介绍
随着光学技术和半导体技术的发展，以液晶显示器(LiquidCrystalDisplay，LCD)和有机发光二极管显示器(OrganicLightEmittingDiode，OLED)为代表的平板显示器具有轻薄、能耗低、反应速度快、色纯度佳、以及对比度高等特点，在显示领域占据了主导地位。近些年来显示装置呈现出了高集成度以及低成本的发展趋势。以阵列基板行驱动(GateDriveronArray，GOA)技术为代表，利用GOA技术将栅极驱动电路集成于阵列基板的周边区域，从而在实现窄边框设计的同时，有效提高显示装置的集成度，并降低其制造成本。GOA电路中的每一级移位寄存器单元的输出端与一对应的栅线相连，用于向该栅线输出栅极扫描信号，以实现逐行扫描功能。但是，由于移位寄存器单元的开关元件通常采用薄膜晶体管(ThinFilmTransistor，TFT)，而TFT自身存在漏电电流以及寄生电容的特性，因此移位寄存器电路常会出现各种不良，从而导致显示异常。示例的，参考图1和图2所示的现有技术的移位寄存器单元及其工作时序图，当上拉节点PU为高电平时，第六晶体管T6导通以将下拉节点PD的电平拉低，当下拉节点PD为高电平时，第五晶体管T5导通以将上拉节点PU的电平拉低。而在一帧时间内，下拉节点PD大部分时间保持高电平，上拉节点PU大部分时间保持低电平。在VBlank(每帧扫描结束后从最后一行返回第一行的时间)时间内，第一时钟信号CK和第二时钟信号CKB均为低电平，则下拉节点PD只能依靠第二电容C2保持高电平，当漏电流较大时，下拉节点PD的电平便会降低，此时上拉节点PU的电平便无法被完全拉低。这样一来，由于第一时钟信号CK和上拉节点PU连接同一晶体管的栅极和源极，二者之间的寄生电容较大，因此在下一帧开始时，上拉节点PU便会耦合第一时钟信号CK的波形，使得第三晶体管T3异常打开，从而导致显示异常。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于提供一种移位寄存器单元、移位寄存器电路及其驱动方法、显示面板，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。根据本公开的一个方面，提供一种移位寄存器单元，包括：第一输入模块，用于在第一输入信号的控制下将第一电压信号传输至上拉节点；上拉模块，用于在所述上拉节点的电压信号的控制下将第一时钟信号传输至信号输出端；第一下拉控制模块，用于在第二时钟信号的控制下将所述第二时钟信号传输至下拉节点；第二下拉控制模块，用于在所述上拉节点的电压信号的控制下将第二电压信号传输至所述下拉节点；上拉控制模块，用于在所述下拉节点的电压信号的控制下将所述第二电压信号传输至所述上拉节点；下拉模块，用于在所述下拉节点的电压信号的控制下将所述第二电压信号传输至所述信号输出端；保持模块，用于在第二输入信号的控制下保持所述上拉节点为低电平和/或保持所述下拉节点为高电平。本公开的一种示例性实施例中，所述保持模块包括第一保持单元和/或第二保持单元；所述第一保持单元，用于在所述第二输入信号的控制下将所述第二电压信号传输至所述上拉节点；所述第二保持单元，用于在所述第二输入信号的控制下将所述第二输入信号传输至所述下拉节点。本公开的一种示例性实施例中，还包括：第三下拉控制模块，用于在所述信号输出端的电压信号的控制下将所述第二电压信号传输至所述下拉节点。本公开的一种示例性实施例中，还包括：第二输入模块，用于在第三输入信号的控制下将第三电压信号传输至所述上拉节点。本公开的一种示例性实施例中，所述第一输入模块包括：第一开关元件，其控制端接收所述第一输入信号，第一端接收所述第一电压信号，第二端连接所述上拉节点。本公开的一种示例性实施例中，所述上拉模块包括：第二开关元件，其控制端连接所述上拉节点，第一端接收所述第一时钟信号，第二端连接所述信号输出端；第一电容，其第一端连接所述上拉节点，第二端连接所述信号输出端。本公开的一种示例性实施例中，所述第一下拉控制模块包括：第三开关元件，其控制端接收所述第二时钟信号，第一端接收所述第二时钟信号，第二端连接所述下拉节点；所述第二下拉控制模块包括：第四开关元件，其控制端连接所述上拉节点，第一端接收所述第二电压信号，第二端连接所述下拉节点；所述第三下拉控制模块包括：第五开关元件，其控制端连接所述信号输出端，第一端接收所述第二电压信号，第二端连接所述下拉节点。本公开的一种示例性实施例中，所述上拉控制模块包括：第六开关元件，其控制端连接所述下拉节点，第一端接收所述第二电压信号，第二端连接所述上拉节点。本公开的一种示例性实施例中，所述下拉模块包括：第七开关元件，其控制端连接所述下拉节点，第一端接收所述第二电压信号，第二端连接所述信号输出端；第二电容，其第一端连接所述下拉节点，第二端接收所述第二电压信号。本公开的一种示例性实施例中，所述第二输入模块包括：第八开关元件，其控制端接收所述第三输入信号，第一端接收所述第三电压信号，第二端连接所述上拉节点。本公开的一种示例性实施例中，所述第一保持单元包括：第九开关元件，其控制端接收所述第二输入信号，第一端接收所述第二电压信号，第二端连接所述上拉节点；所述第二保持单元包括：第十开关元件，其控制端接收所述第二输入信号，第一端接收所述第二输入信号，第二端连接所述下拉节点。根据本公开的一个方面，提供一种移位寄存器电路，包括多个级联的上述的移位寄存器单元；其中，第M级移位寄存器单元的信号输出端的输出信号为第M+1级移位寄存器单元的第一输入信号。本公开的一种示例性实施例中，所述移位寄存器电路的扫描方式包括正向扫描或者反向扫描；正向扫描时，第一电压信号为高电平，第三电压信号为低电平；反向扫描时，第一电压信号为低电平，第三电压信号为高电平。根据本公开的一个方面，提供一种显示面板，包括显示区域和周边区域；其中，所述周边区域设置有上述的移位寄存器电路。根据本公开的一个方面，提供一种移位寄存器电路的驱动方法，用于驱动上述的移位寄存器电路；所述驱动方法包括：在每个帧周期最后一级移位寄存器单元的信号输出端输出高电平之后，利用第二输入信号控制上拉节点保持低电平和/或控制下拉节点保持高电平。本公开示例性实施方式所提供的移位寄存器单元、移位寄存器电路及其驱动方法、显示面板，在传统移位寄存器单元结构的基础上增加了一保持模块，可在每帧画面的最后一级移位寄存器单元输出高电平信号之后的V-blank时间内，利用第二输入信号保持上拉节点的低电平状态和/或保持下拉节点的高电平状态，从而防止扫描信号的异常输出，避免由此产生的显示不良。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：第一输入模块，用于在第一输入信号的控制下将第一电压信号传输至上拉节点；上拉模块，用于在所述上拉节点的电压信号的控制下将第一时钟信号传输至信号输出端；第一下拉控制模块，用于在第二时钟信号的控制下将所述第二时钟信号传输至下拉节点；第二下拉控制模块，用于在所述上拉节点的电压信号的控制下将第二电压信号传输至所述下拉节点；上拉控制模块，用于在所述下拉节点的电压信号的控制下将所述第二电压信号传输至所述上拉节点；下拉模块，用于在所述下拉节点的电压信号的控制下将所述第二电压信号传输至所述信号输出端；保持模块，用于在第二输入信号的控制下保持所述上拉节点为低电平和/或保持所述下拉节点为高电平。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：第一输入模块，用于在第一输入信号的控制下将第一电压信号传输至上拉节点；上拉模块，用于在所述上拉节点的电压信号的控制下将第一时钟信号传输至信号输出端；第一下拉控制模块，用于在第二时钟信号的控制下将所述第二时钟信号传输至下拉节点；第二下拉控制模块，用于在所述上拉节点的电压信号的控制下将第二电压信号传输至所述下拉节点；上拉控制模块，用于在所述下拉节点的电压信号的控制下将所述第二电压信号传输至所述上拉节点；下拉模块，用于在所述下拉节点的电压信号的控制下将所述第二电压信号传输至所述信号输出端；保持模块，用于在第二输入信号的控制下保持所述上拉节点为低电平和/或保持所述下拉节点为高电平。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述保持模块包括第一保持单元和/或第二保持单元；所述第一保持单元，用于在所述第二输入信号的控制下将所述第二电压信号传输至所述上拉节点；所述第二保持单元，用于在所述第二输入信号的控制下将所述第二输入信号传输至所述下拉节点。3.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：第三下拉控制模块，用于在所述信号输出端的电压信号的控制下将所述第二电压信号传输至所述下拉节点。4.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：第二输入模块，用于在第三输入信号的控制下将第三电压信号传输至所述上拉节点。5.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输入模块包括：第一开关元件，其控制端接收所述第一输入信号，第一端接收所述第一电压信号，第二端连接所述上拉节点。6.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括：第二开关元件，其控制端连接所述上拉节点，第一端接收所述第一时钟信号，第二端连接所述信号输出端；第一电容，其第一端连接所述上拉节点，第二端连接所述信号输出端。7.根据权利要求3所述的移位寄存器单元，其特征在于，所述第一下拉控制模块包括：第三开关元件，其控制端接收所述第二时钟信号，第一端接收所述第二时钟信号，第二端连接所述下拉节点；所述第二下拉控制模块包括：第四开关元件，其控制端连接所述...

【专利技术属性】
技术研发人员：秦文文，王珍，孙建，詹小舟，王继国，乔赟，黄飞，张寒，王争奎，丛乐乐，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京,11