一种动态可重构FPGA的布局方法技术

本发明专利技术公开了一种动态可重构FPGA的布局方法，根据各个待布局可重构区域所需资源类型与各类资源数量需求，结合FPGA芯片内各类资源位置与数量分布情况，以及待布局可重构区域间布线约束，采取非矩形或矩形为建模形状，定义可重构区域模型表示方法。本发明专利技术针对FPGA多种可重构区域布局过程中将模型使用矩形形状进行建模出现的因为资源竞争而引起的布局失败问题，提出了一种非矩形形状与矩形形状相结合进行建模的动态可重构FPGA的布局方法，遵循各个待布局可重构区域模型的客观形状特点，采用矩形与非矩形相结合的方式进行建模描述，并设计采用基于混合整数线性优化方法的布局过程，从而降低了布局失败率，提高了FPGA资源利用率。

A layout method for dynamically reconfigurable FPGA

The invention discloses a dynamic layout method to reconstruct FPGA, according to the various layout of reconfigurable area required resource type and number of all kinds of resources demand, combined with the FPGA chip in the number and location of the distribution of all kinds of resources, and the layout of reconfigurable inter area routing constraints, using non rectangular or rectangular shape can be defined for modeling. Reconstruction of the regional model representation method. The invention is based on FPGA multiple model reconstruction process using regional layout of rectangular shape modeling arise because of resource competition caused by the failure of layout problem, the layout method presents a non rectangular shape and rectangular shape combination of dynamic modeling of reconfigurable FPGA, follow the various characteristics of the objective shape layout of reconfigurable region model the rectangle and non rectangle Combination Modeling description, and designed a layout process optimization method based on mixed integer linear, thus reducing the failure rate of the FPGA layout, improve the utilization rate of resources.

【技术实现步骤摘要】
一种动态可重构FPGA的布局方法
本专利技术属于电子
，具体涉及一种动态可重构FPGA的布局方法。
技术介绍
随着近年来普适计算和物联网行业的兴起，嵌入式系统的应用得到了不断的发展并迅速占领着传统IT行业的市场份额。在航空航天、高性能计算、无线通信以及智慧城市等领域，基于可重构计算(ReconfigurableComputing,RC)技术的嵌入式系统具有广泛且重要的应用价值。RC是继通用计算、专用集成电路(ApplicationSpecificIntegratedCircuit,ASIC)后的第三种计算模式，通过结合前两者的优点，RC一定程度上同时保证计算速度与灵活性，实现了硬件资源的重复使用。主流可重构嵌入式系统由现场可编程门阵列(FieldProgrammableGateArray,FPGA)构成，采用基于FPGA的可重构嵌入式系统的优势在于生产商对系统进行升级时不需要报废原有硬件设备，也不需要购置新的硬件设备，只需将可重构嵌入式系统中的FPGA芯片重新编程就可实现新的功能。目前主流先进的FPGA芯片具有动态可重构的能力。相比传统FPGA静态可重构系统所有逻辑功能必须一次性写入可重构芯片，系统运行时不允许修改的不足，动态可重构系统将可重构芯片内部分为静态可重构区域和动态可重构区域，在系统运行时不影响静态可重构区域功能正常运行的前提下，可以在芯片(InChip)改变动态可重构区域逻辑功能，实现不同应用间的热切换。充分利用动态可重构FPGA可以解决很多复杂多变的应用问题，比如：美国国家航空航天局卫星通信加密卡就采用FPGA动态可重构特性，通过定期更改通信数据加密算法的方法增强数据安全性。动态可重构FPGA系统配置步骤主要有：设计输入、综合、布局与布线、配置下载等过程，其中布局过程是影响系统性能的关键因素之一，影响着系统的运行效率。布局是指通过管理FPGA芯片上可重构资源的数量和位置信息，根据每个待布局的静态、动态可重构区域所需资源的种类和数量，综合考虑可重构区域间布线约束，并且在满足成功布局的前提下，尽可能低的占用各种有限的FPGA资源。一个好的布局策略不仅可以降低布局失败率，而且可以减少资源占用率、减少布线资源浪费进而降低FPGA芯片的能耗。由于动态可重构FPGA的布局是一个典型的数学优化问题，且具有高度复杂性，因此很难用简单的数学模型进行描述。虽然，已有一些方法如：最优解法、基于贪心算法、模拟退火算法或者混合线性优化算法等优化方法进行布局，也取得了大量的成果，但是这些传统方法均以矩形为可重构区域的形状进行建模，由于矩形形状有可能并非遵循模型的客观形状，从而不能充分利用可重构资源，造成资源浪费、降低可布局任务数量，影响布局成功率。
技术实现思路
本专利技术所要解决的技术问题在于针对上述现有技术中的不足，提供一种可重构区域非矩形模型表示方法；设计基于该模型的布局过程，解决资源占用率过高的问题。本专利技术采用以下技术方案：一种动态可重构FPGA的布局方法，根据各个待布局可重构区域所需资源类型与各类资源数量需求，结合FPGA芯片内各类资源位置与数量分布情况，以及待布局可重构区域间布线约束，采取非矩形或矩形为建模形状，定义可重构区域模型表示方法。进一步的，所述表示方法具体为：令待布局区域集合T＝{T1,T2,T3,...,Tn}，每个待布局区域分为两个部分Tk＝{part0,part1}，每个部分parti＝{x,y,w,h}，其中x表示该部分最左侧横轴坐标值，y表示该部分最左侧纵轴坐标值，w为宽度，h为高度，对上述特征进行约束，将待布局区域模型定义为非矩形或矩形模型，具体约束为：yp0＝yp1+hp1.....................................约束1xp0＝xp1||xp0+wp0＝xp1+wp1..........约束2其中，yp0表示某一待布局区域Tk(1≤k≤n)中part0部分最左侧纵轴坐标值，yp1表示part1部分的最左侧纵轴坐标值，hp1表示其高度；同理，xp0,xp1,wp0,wp1分别表示某一待布局区域Tk中part0,part1部分的最左侧横轴坐标值和宽度；约束1确保每一个待布局区域中part0,part1两部分在垂直方向上连续，约束2确保每一个待布局区域在水平方向上的投影距离等于part0,part1两部分宽度较大值，也确保了待布局区域非矩形模型不会过于复杂。进一步的，根据所述非矩形模型表示方法设计基于非矩形模型的布局过程，包括以下步骤：S1、将FPGA芯片以最小可编程单位为单元，采用二维整数坐标形式描述；S2、对FPGA芯片进行分区L＝{l1,l2,...,lk|li＝(x,y,w,h,n)}，其中x表示第i个分区的起始位置横坐标，y表示第i个分区的起始位置纵坐标，w表示第i个分区的宽度，h表示高度，n表示第i个分区包含资源类型，li的值表示第i个分区包含各种类型资源的数量；S3、对布局所需参数进行定义；S4、根据上述各项定义与约束，采用混合整数线性优化方法进行数学优化。进一步的，所述步骤S2中，分区满足下述标准：采用从左上到右下的方向进行遍历，每一个分区内只包含一种类型资源，每一个分区在横、纵方向没有间隔、重叠或覆盖。进一步的，所述步骤S3中，所需参数具体为：资源类型N＝{CLB,BRAM,DSP,...etc.}，其中，CLB为可编程逻辑单元，BRAM为块随机存储单元，DSP为数字信号处理单元。进一步的，所述步骤S4中，建立目标函数如下：其中，parti∩lk表示各个待布局区域每一个部分在FPGA分区上的分布情况，Rt,n表示每一个待布局区域t需要第n类资源的数量，(parti∩lk)*lk表示各个待布局区域实际占用各类资源数量。与现有技术相比，本专利技术至少具有以下有益效果：本专利技术针对FPGA多种可重构区域布局过程中将模型使用矩形形状进行建模出现的因为资源竞争而引起的布局失败问题，提出了一种非矩形形状与矩形形状相结合进行建模的动态可重构FPGA的布局方法，遵循各个待布局可重构区域模型的客观形状特点，采用矩形与非矩形相结合的方式进行建模描述，并设计采用基于混合整数线性优化方法的布局过程，从而降低了布局失败率，提高了FPGA资源利用率。进一步的，将每个可重构区域分为两个部分，通过特定约束将其定义为非矩形或矩形形状，遵循了其客观形状特点，节省了FPGA各类资源。进一步的，设计了以FPGA最小可编程单位为单元的二维整数坐标表现形式，并根据位置与资源类型将FPGA进行划分。进一步的，设计了采用基于混合整数线性优化方法的布局过程，从而降低了布局失败率，提高了FPGA资源利用率。进一步的，通过非矩形模型的引入，在设计基于可重构FPGA的嵌入式系统时可以减少FPGA芯片数量进而节省工程开支，运行速度快。下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。【附图说明】图1为本专利技术每个part的特征表示法示意图；图2为本专利技术实行约束后的第一种非矩形统一模型示意图；图3为本专利技术实行约束后的第二种非矩形统一模型示意图；图4为本专利技术实行约束后的第三种非矩形统一模型示意图；图5为本专利技术实行约束后的第四种非矩形统一模型示意图；图6为本专利技术实行约束后的第一本文档来自技高网...

【技术保护点】
一种动态可重构FPGA的布局方法，其特征在于，根据各个待布局可重构区域所需资源类型与各类资源数量需求，结合FPGA芯片内各类资源位置与数量分布情况，以及待布局可重构区域间布线约束，采取非矩形或矩形为建模形状，定义可重构区域模型表示方法。

【技术特征摘要】
1.一种动态可重构FPGA的布局方法，其特征在于，根据各个待布局可重构区域所需资源类型与各类资源数量需求，结合FPGA芯片内各类资源位置与数量分布情况，以及待布局可重构区域间布线约束，采取非矩形或矩形为建模形状，定义可重构区域模型表示方法。2.根据权利要求1所述的一种动态可重构FPGA的布局方法，其特征在于，所述表示方法具体为：令待布局区域集合T＝{T1,T2,T3,...,Tn}，每个待布局区域分为两个部分Tk＝{part0,part1}，每个部分parti＝{x,y,w,h}，其中x表示该部分最左侧横轴坐标值，y表示该部分最左侧纵轴坐标值，w为宽度，h为高度，对上述特征进行约束，将待布局区域模型定义为非矩形或矩形模型，具体约束为：yp0＝yp1+hp1.....................................约束1xp0＝xp1||xp0+wp0＝xp1+wp1..........约束2其中，yp0表示某一待布局区域Tk(1≤k≤n)中part0部分最左侧纵轴坐标值，yp1表示part1部分的最左侧纵轴坐标值，hp1表示其高度；同理，xp0,xp1,wp0,wp1分别表示某一待布局区域Tk中part0,part1部分的最左侧横轴坐标值和宽度；约束1确保每一个待布局区域中part0,part1两部分在垂直方向上连续，约束2确保每一个待布局区域在水平方向上的投影距离等于part0,part1两部分宽度较大值，也确保了待布局区域非矩形模型不会过于复杂。3.根据权利要求1所述的一种动态可重构FPGA的布局方法，其特征在于：根据...

【专利技术属性】
技术研发人员：伍卫国，王今雨，冯鸣夏，秦朝楠，赵东方，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：陕西,61