栅极驱动电路和使用栅极驱动电路的液晶显示器制造技术

一种栅极驱动电路，其包含数个GOA电路单元。GOA电路单元利用锁存模块取代电容。因为锁存模块的第二晶体管在所述扫描信号没有产生脉冲时开启，使得第一晶体管和第三晶体管能将第一控制节点的电压锁存。同时因为晶体管在第一控制节点和第一固定电压之间形成直流通路，因此第一控制节点的电压不会因漏电而变化。另外，由于第二电容会耦合第一控制节点的电压，使得GOA电路单元输出的扫描信号的脉冲具有理想电平。本发明专利技术解决现有技术采用电容的GOA电路单元容易发生漏电的技术问题，具有提升GOA电路单元输出扫描信号稳定性的有益效果。

【技术实现步骤摘要】

本专利技术是有关于一种液晶显示器，尤指一种使用栅极驱动(Gatedriveronarray，GOA)电路的液晶显示器。
技术介绍
GOA电路是利用薄膜晶体管液晶显示器Array制程将栅极驱动器制作在具有薄膜晶体管(Thinfilmtransistor，TFT)阵列的基板上，以实现逐行扫描的驱动方式。GOA电路包含数个GOA电路单元。传统的GOA电路单元通过控制输出晶体管的栅极电压(亦即Q点电压)来输出扫描信号。为了确保该输出晶体管能准确地由漏极导通高电平的信号脉冲至源极，以形成扫描信号脉冲，现有技术是对该输出晶体管预充电，使得该Q点电压在该输出晶体管导通该高电平的信号之前就先充电至高电平。为了让该Q点电压维持在高电平至少两个时钟脉冲的时间，现有技术是利用电容来存储Q点电压。但是该电容仍电性连接GOA电路单元内的其它晶体管，因此会导致存储于该电容的电荷经由其它晶体管流出，导致漏电。这会造成Q点电压下降，使得该输出晶体管无法完全开启，导致该输出晶体管无法完全导通该高电平的信号而形成不完整的扫描信号脉冲。因此有必要对现有技术采用电容存储Q点电压的方式进行改良，以避免Q点漏电的现象。
技术实现思路
有鉴于此，本专利技术的目的是提供一种栅极驱动电路和使用栅极驱动电路的液晶显示器，以解决现有技术的问题。本专利技术的技术方案提供一种栅极驱动电路，其包含数个GOA电路单元，数个所述GOA电路单元以串联的方式耦接，每一级GOA电路单元用来依据前两级GOA电路单元输出的扫描信号、第一时钟信号以及第二时钟信号，在输出端输出扫描信号。每一级GOA电路单元包含：输入控制模块，用来于接收所述前两级GOA电路单元输出的扫描信号时导通；锁存模块，电性连接所述输入控制模块和第一控制节点，用来锁存所述第一控制节点的电平；稳压模块，电性连接所述锁存模块，用来防止漏电；输出控制模块，电性连接所述第一控制节点，用来依据施加于所述第一控制节点的电压，控制输出的所述扫描信号；上拉模块，电性连接第二控制节点，用来于接收所述第二时钟信号时，使得所述第二控制节点处于高电平；下拉维持模块，电性连接所述输入控制模块、所述锁存模块、所述输出控制模块、所述上拉模块和所述稳压模块，用来维持所述第二控制节点在非扫描期间的低电平，以及维持所述扫描信号的低电平；及驱动模块，电性连接所述输出端及所述第二晶体管，用来于输出所述扫描信号的脉冲时，输出所述驱动信号以开启所述第二晶体管。锁存模块包含：第一晶体管，其第一控制端电性连接所述输入控制模块，其第一输入端电性连接第一固定电压，其第一输出端电性连接所述第一控制节点；第二晶体管，其第二控制端电性连接驱动信号，其第二输入端电性连接所述第一晶体管的第一输出端，其第二输出端电性连接所述第一控制节点；以及第三晶体管，其第三控制端和第三输出端皆电性连接所述第一控制节点，其第三输入端电性连接所述输入控制模块。依据本专利技术的实施例，所述稳压模块包含第四晶体管，其第四控制极电性连接所述第一固定电压，其第四输入极电性连接所述第一晶体管的第一控制极，其第四输出极电性连接所述第二控制节点。依据本专利技术的实施例，所述上拉模块包含第五晶体管，其第五控制极电性连接所述第二时钟信号，其第五输入极电性连接所述第一固定电压，其第五输出极电性连接所述第二控制节点。依据本专利技术的实施例，所述下拉维持模块包含：第六晶体管，其第六控制极电性连接所述第二时钟信号，其第六输入极电性连接所述第四晶体管的第四输出极，其第六输出极电性连接所述第二固定电压；第七晶体管，其第七控制极电性连接所述第四晶体管的第四输出极，其第七输入极电性连接所述第二控制节点，其第七输出极电性连接所述第二固定电压；第八晶体管，其第八控制极电性连接所述第二控制节点，其第八输入极电性连接所述第一控制节点，其第八输出极电性连接所述第二固定电压；第九晶体管，其第九控制极电性连接所述第二控制节点，其第九输入极电性连接所述输出端，其第九输出极电性连接所述第二固定电压；及第一电容，其两端电性连接所述第二控制节点和所述第二固定电压。依据本专利技术的实施例，所述输入控制模块包含第十晶体管，其第十控制极和第十输入极电性连接所述前两级GOA电路单元输出的扫描信号，其第十输出极电性连接所述第一晶体管的第一控制极。依据本专利技术的实施例，所述输出控制模块包含第十一晶体管，其第十一控制极电性连接所述第一控制节点，其第十一输入极电性连接所述第一时钟信号，其第十一输出极电性连接所述输出端。依据本专利技术的实施例，所述驱动电路是反相器，其用来反相所述输出端的所述扫描信号以输出为所述驱动信号。依据本专利技术的实施例，所述驱动电路是或非门电路，其电性连接所述输出端和所述第二控制节点，用来依据所述扫描信号和施加于所述第二控制节点的电压执行或非运算以输出所述驱动信号。依据本专利技术的实施例，所述驱动电路包含：第十二晶体管，其第十二控制极和第十二输入极皆电性连接所述第一固定电压，其第十二输出极电性连接所述第二晶体管的所述第二控制极；及第十三晶体管，其第十三控制极电性连接所述输出端，其第十三输入极电性连接所述第二晶体管的所述第二控制极，其第十三输出极电性连接所述第二固定电压。依据本专利技术的实施例，所述驱动电路另包含第十四晶体管，其第十四控制极电性连接所述第二控制节点，其第十四输入极电性连接所述第二晶体管的所述第二控制极，其第十四输出极电性连接所述第二固定电压。依据本专利技术的实施例，所述栅极驱动电路另包含第二电容，其两端电性连接所述第一控制节点和所述输出端。本专利技术的技术方案又提供一种液晶显示器包含源极驱动器以及如上述的栅极驱动电路，所述栅极驱动电路输出扫描信号使得数个所述晶体管开启，同时所述源极驱动器输出对应的数据信号至数个所述像素单元使其显示灰阶。相较于现有技术，本专利技术的GOA电路单元利用锁存模块取代电容。因为锁存模块的第二晶体管在所述扫描信号没有产生脉冲时开启，使得第一晶体管和第三晶体管能将第一控制节点的电压锁存。同时因为晶体管在第一控制节点和第一固定电压之间形成直流通路，因此第一控制节点的电压不会因漏电而变化。另外，由于第二电容会耦合(couple)第一控制节点的电压，使得GOA电路单元输出的扫描信号的脉冲具有理想电平。此外，在非扫描期间，第八晶体管因第二控制节点的电压而开启，使得输出控制模块因第一控制节点的电压被下拉而关闭，因此GOA电路单本文档来自技高网...

【技术保护点】
一种栅极驱动电路，其包含：数个GOA电路单元，数个所述GOA电路单元以串联的方式耦接，每一级GOA电路单元用来依据前两级GOA电路单元输出的扫描信号、第一时钟信号以及第二时钟信号，在输出端输出扫描信号，其特征在于，每一级GOA电路单元包含：输入控制模块，用来于接收所述前两级GOA电路单元输出的扫描信号时导通；锁存模块，电性连接所述输入控制模块和第一控制节点，用来锁存所述第一控制节点的电平，其包含：第一晶体管，其第一控制端电性连接所述输入控制模块，其第一输入端电性连接第一固定电压，其第一输出端电性连接所述第一控制节点；第二晶体管，其第二控制端电性连接驱动信号，其第二输入端电性连接所述第一晶体管的第一输出端，其第二输出端电性连接所述第一控制节点；以及第三晶体管，其第三控制端和第三输出端皆电性连接所述第一控制节点，其第三输入端电性连接所述输入控制模块；输出控制模块，电性连接所述第一控制节点，用来依据施加于所述第一控制节点的电压，控制输出的所述扫描信号；稳压模块，电性连接所述锁存模块，用来防止漏电；上拉模块，电性连接第二控制节点，用来于接收所述第二时钟信号时，使得所述第二控制节点处于高电平；下拉维持模块，电性连接所述输入控制模块、所述锁存模块、所述输出控制模块、所述上拉模块和所述稳压模块，用来维持所述第二控制节点在非扫描期间的低电平，以及维持所述扫描信号的低电平；及驱动模块，电性连接所述输出端及所述第二晶体管，用来于输出所述扫描信号的脉冲时，输出所述驱动信号以开启所述第二晶体管。...

【技术特征摘要】
1.一种栅极驱动电路，其包含：
数个GOA电路单元，数个所述GOA电路单元以串联的方式耦接，每一
级GOA电路单元用来依据前两级GOA电路单元输出的扫描信号、第一时钟
信号以及第二时钟信号，在输出端输出扫描信号，其特征在于，每一级GOA
电路单元包含：
输入控制模块，用来于接收所述前两级GOA电路单元输出的扫描信
号时导通；
锁存模块，电性连接所述输入控制模块和第一控制节点，用来锁存所
述第一控制节点的电平，其包含：
第一晶体管，其第一控制端电性连接所述输入控制模块，其第一
输入端电性连接第一固定电压，其第一输出端电性连接所述第一控制
节点；
第二晶体管，其第二控制端电性连接驱动信号，其第二输入端电
性连接所述第一晶体管的第一输出端，其第二输出端电性连接所述第
一控制节点；以及
第三晶体管，其第三控制端和第三输出端皆电性连接所述第一控
制节点，其第三输入端电性连接所述输入控制模块；
输出控制模块，电性连接所述第一控制节点，用来依据施加于所述第
一控制节点的电压，控制输出的所述扫描信号；
稳压模块，电性连接所述锁存模块，用来防止漏电；
上拉模块，电性连接第二控制节点，用来于接收所述第二时钟信号时，

\t使得所述第二控制节点处于高电平；
下拉维持模块，电性连接所述输入控制模块、所述锁存模块、所述输
出控制模块、所述上拉模块和所述稳压模块，用来维持所述第二控制节点
在非扫描期间的低电平，以及维持所述扫描信号的低电平；及
驱动模块，电性连接所述输出端及所述第二晶体管，用来于输出所述
扫描信号的脉冲时，输出所述驱动信号以开启所述第二晶体管。
2.如权利要求1所述的栅极驱动电路，其特征在于，所述稳压模块包含
第四晶体管，其第四控制极电性连接所述第一固定电压，其第四输入极电性
连接所述第一晶体管的第一控制极，其第四输出极电性连接所述第二控制节
点。
3.如权利要求2所述的栅极驱动电路，其特征在于，所述上拉模块包含
第五晶体管，其第五控制极电性连接所述第二时钟信号，其第五输入极电性
连接所述第一固定电压，其第五输出极电性连接所述第二控制节点。
4.如权利要求3所述的栅极驱动电路，其特征在于，所述下拉维持模块
包含：
第六晶体管，其第六控制极电性连接所述第二时钟信号，其第六输入极
电性连接所述第四晶体管的第四输出极，其第六输出极电性连接所述第二固
定电压；
第七晶体管，其第七控制极电性连接所...

【专利技术属性】
技术研发人员：赵莽，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42