一种变频组件自动测试系统技术方案

本实用新型专利技术涉及一种变频组件自动测试系统，包括上位机、控制模块和测试用仪表，其中：所述测试用仪表与所述上位机相连接；所述控制模块包括MCU、CPLD、数字时钟、RS232通信电路、参考晶振、三功分器、三个本振锁相环电路、脉冲驱动电路和标准TTL驱动电路。本实用新型专利技术采用宽带捷变频锁相环技术产生变频组件需要的本振射频信号，有效替代了现有技术的测试方案中所用的射频信号源，采用CPLD电路产生脉冲信号替代现有技术的测试方案中用到的脉冲发生器，极大的降低了测试成本，省却了射频仪表的控制连线，简化了测试环境。

【技术实现步骤摘要】

本技术属于变频组件设备
，具体涉及一种变频组件自动测试系统。
技术介绍
上\\下变频组件广泛应用于微波通信、雷达、电子对抗和制导仪器等电子系统设备，是这些电子系统设备中的核心组件之一。因其指标繁多，测试工作量庞大，自动测试就成为必要的测试手段。如图1所示为目前应用最多的自动测试系统及测试方案，传统测试系统及测试方案有如下缺陷：所用仪表众多、价格昂贵，测试成本非常高；系统接线非常复杂。
技术实现思路
针对上述现有技术中存在的问题，本技术的目的在于提供一种可避免出现上述技术缺陷的变频组件自动测试系统。为了实现上述技术目的，本技术采用的技术方案如下：一种变频组件自动测试系统，包括上位机、控制模块和测试用仪表，其中：所述测试用仪表与所述上位机相连接；所述控制模块包括MCU、CPLD、数字时钟、RS232通信电路、参考晶振、三功分器、三个本振锁相环电路、脉冲驱动电路和标准TTL驱动电路，所述参考晶振与所述三功分器相连接，所述三个本振锁相环电路分别与所述三功分器相连接，所述MCU与所述三个本振锁相环电路相连接，所述RS232通信电路与所述MCU相连接，所述MCU与所述CPLD相连接，所述脉冲驱动电路和标准TTL驱动电路分别与所述CPLD相连接。进一步地，所述上位机上设置有2路RS232串口、1路LAN接口和3路USB2.0接口。进一步地，所述MCU为STM32F107VCT6。进一步地，所述参考晶振为恒温晶振PFOC8-0118。进一步地，所述CPLD为EPM570T100I5。进一步地，所述测试用仪表为示波器和频谱仪。本技术提供的变频组件自动测试系统，在控制模块中集成了三路本振源和8路脉冲输出控制信号，替代了现有技术方案中的本振信号源1～3和脉冲发生器，采用宽带捷变频锁相环技术产生变频组件需要的本振一、本振二和本振三射频信号，有效替代了原有测试方案中所用的射频信号源，采用CPLD电路产生脉冲信号替代原有方案中用到的脉冲发生器，极大地降低了测试成本，省却了射频仪表的控制连线，简化了测试环境，可以很好地满足实际应用的需要。附图说明图1为现有技术的变频组件自动测试系统的电路框图；图2为本技术的变频组件自动测试系统的电路框图；图3为本技术的控制模块的电路框图；图4为使用本技术的变频组件自动测试系统的变频组件自动测试方法的流程图。具体实施方式为了使本技术的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本技术做进一步说明。应当理解，此处所描述的具体实施例仅用以解释本技术，并不用于限定本技术。如图2所示，一种变频组件自动测试系统，包括上位机、控制模块和测试用仪表，其中：所述测试用仪表与所述上位机相连接；所述测试用仪表为示波器和频谱仪；所述控制模块包括MCU、CPLD、数字时钟、RS232通信电路、参考晶振、三功分器、三个本振锁相环电路、脉冲驱动电路和标准TTL驱动电路，所述参考晶振与所述三功分器相连接，所述三个本振锁相环电路分别与所述三功分器相连接，所述MCU与所述三个本振锁相环电路相连接，所述RS232通信电路与所述MCU相连接，所述MCU与所述CPLD相连接，所述脉冲驱动电路和标准TTL驱动电路分别与所述CPLD相连接。上位机(含控制软件)：上位机包括硬件和控制软件两部分。上位机的硬件方面要求简单：安装WindowsXP或者Windows7操作系统，内置2路RS232串口(或者用USB-RS232模块产生RS232串口)、1路LAN接口(支持TCP/IP协议通信)、3路USB2.0接口。软件方面：控制软件是上位机的核心，控制整个测试系统的运转。控制软件主要有如下几个模块：1)数据库管理模块：包括仪表驱动配置、测试模板配置和测试记录存储三部分。仪表驱动配置指的是将测试中用到的各台仪表的SCPI指令的控制接口类型、指令内容、响应时间、纠错带宽等参数存储到数据库中。测试中更换测试仪表只需要配置一下仪表驱动即可，不需要修改上位机软件。模板配置指的是根据不同的被测上/下变频组件的接口定义、指标要求配置相应的测试模板(包括上/下变频组件的控制关系、测试指标要求、测试方法和标准测试报告模板)并保存到数据库中。测试记录存储指的是将被测组件的每一项测试结果按照既定的格式存储到数据库中。2)RS232串口通信模块：负责上位机软件跟控制模块之间通信协议的实现。上位机软件按照通信协议向控制模块发送不通的指令使其处于合适的工作状态。3)指标测试模块：测试时上位机控制软件从数据库中调出相应的测试模板，通过LAN、GPIB或USB接口发送SCPI指令控制示波器和频谱仪进入相应的测试模式，并通过RS232接口跟控制模块通信，控制被测上/下变频组件进入正确的测试状态，然后从示波器和频谱仪上读取测试值。指标测试完成后将测试数据保存到数据库中。4)生成测试报告：上位机软件从数据库中调取测试数据按照测试模板要求生成标准excel格式的测试报告。如图3所示，控制模块包括MCU(微控制单元)、CPLD(可编程逻辑器件)、数字时钟、RS232通信电路、参考晶振、三功分器、三个本振锁相环电路(分别为本振一、本振二和本振三)、脉冲驱动电路和标准TTL驱动电路。下面逐一进行介绍：1)MCU(微控制单元)是整个控制模块的控制中枢，采用ST公司的ARM7系列芯片STM32F107VCT6，该芯片工作时钟最高可达72MHz，片内资源丰富，具有80路独立可控的GPIO管脚满足系统需求之外还有很大余量，为以后控制模块的系统升级和功能扩展提供了便利。MCU通过RS232接口接收并解析来自上位机的控制指令，通过串行总线SPI1～3分别加载本振一、本振二和本振三，通过数据总线将TTL管脚状态和脉冲输出状态传送至CPLD电路，由CPLD控制标准TTL驱动电路和脉冲驱动电路输出正确的信号。2)参考晶振采用恒温晶振PFOC8-0118，产生100MHz信号。指标如下：输出功率：＞10dBm相位噪声：＜-154dBc/Hz1kHz三功分器采用JPS-3-1+,将100MHz信号功分成三路分别为本振1～3锁相环提供参考信号。3)CPLD采用ALTERA公司的EPM570T100I5，数字时钟用RAKON公司的E3199LF芯片。CPLD通过数据本文档来自技高网...

【技术保护点】
一种变频组件自动测试系统，其特征在于，包括上位机、控制模块和测试用仪表，其中：所述测试用仪表与所述上位机相连接；所述控制模块包括MCU、CPLD、数字时钟、RS232通信电路、参考晶振、三功分器、三个本振锁相环电路、脉冲驱动电路和标准TTL驱动电路，所述参考晶振与所述三功分器相连接，所述三个本振锁相环电路分别与所述三功分器相连接，所述MCU与所述三个本振锁相环电路相连接，所述RS232通信电路与所述MCU相连接，所述MCU与所述CPLD相连接，所述脉冲驱动电路和标准TTL驱动电路分别与所述CPLD相连接。

【技术特征摘要】
1.一种变频组件自动测试系统，其特征在于，包括上位机、控制模块和测
试用仪表，其中：所述测试用仪表与所述上位机相连接；所述控制模块包括MCU、
CPLD、数字时钟、RS232通信电路、参考晶振、三功分器、三个本振锁相环电
路、脉冲驱动电路和标准TTL驱动电路，所述参考晶振与所述三功分器相连接，
所述三个本振锁相环电路分别与所述三功分器相连接，所述MCU与所述三个本
振锁相环电路相连接，所述RS232通信电路与所述MCU相连接，所述MCU与所
述CPLD相连接，所述脉冲驱动电路和标准TTL驱动电路分别与所述CPLD相连
接。
2.根据权利...

【专利技术属性】
技术研发人员：王洪林，李希密，韦炜，
申请(专利权)人：扬州海科电子科技有限公司，
类型：新型
国别省市：江苏;32