用于执行选择操作的方法和装置制造方法及图纸

本发明专利技术涉及用于执行选择操作的方法和装置，提供了一种方法和装置，包括用于对紧缩或非紧缩数据执行选择操作的处理器指令。在一个实施例中，处理器连接到存储器。所述存储器已将第一紧缩数据存储在源操作数中并将第二紧缩数据存储在目标操作数中。如果源操作数的控制位被设置为“1”，则处理器选择第一紧缩数据并且将所述数据存储到目标操作数中。否则，处理器保持目标操作数中的数据。目标操作数的最终值被存储在存储器中。

【技术实现步骤摘要】
本申请是分案申请，其母案申请的专利技术名称是“用于执行选择操作的方法和装置”，其母案申请的申请日是2007年09月21日，其母案申请的申请号是201010535590.x。
本专利技术涉及计算机系统，更具体地说，涉及用于执行选择操作的方法和装置。
技术介绍
在典型的计算机系统中，处理器被实现为使用指令在由大量位(例如，64)所表示的值上进行操作以产生一个结果。例如，执行加法指令会将第一个64位值与第二个64位值加在一起，并且将结果存储为第三个64位值。多媒体应用(例如，以计算机支持的协作为目标的应用(CSC－具有混合媒体数据操作的远程电信会议集合)、2D/3D图形、图像处理、视频压缩/解压缩、识别算法和音频操作)要求大量的数据操作。数据可以由单个大值(例如，64位或128位)表示，或者可以替代地以少量位(例如，8或16或32位)来表示。例如，图形数据可以由8或16位表示，声音数据可以由8或16位表示，整数数据可以由8、16或32位表示，而浮点数据可以由32或64位表示。为了改善多媒体应用(以及具有相同特性的其它应用)的效率，处理器可以提供紧缩数据格式。紧缩数据格式是其中通常被用于表示单个值的位被分为多个固定大小的数据元素的数据格式，其中每个数据元素表示一个分离值。例如，128位寄存器可以被分为四个32位元素，其中每个32位元素表示一个分离的32位值。以这种方式，这些处理器能够更有效地处理多媒体应用。
技术实现思路
根据本专利技术的一个方面，公开一种方法，包括：接收指令代码，所述指令代码的指令格式包括第一字段和第二字段，第一字段指示第一多位操作数，且第二字段指示第二多位操作数；以及当第一操作数中的一个或多个数据元素的符号位非0时，响应于与第一操作数相关联的符号位修改第二操作数。根据本专利技术的另一方面，公开一种用于执行上述方法的装置，包括：执行单元；以及包括数据的机器可存取介质，当所述数据被所述执行单元存取时，使所述执行单元执行上述方法。根据本专利技术的又一方面，公开一种装置，包括：第一输入，接收第一数据；第二输入，接收包括与第一数据相同位数的第二数据；电路，响应于第一处理器指令，基于控制位从第一操作数选择第一数据元素，其中所述控制位用于当所述控制位非0时选择第一数据元素。根据本专利技术的再一方面，公开一种计算机系统，包括：可寻址存储器，用于存储数据；处理器，包括：体系结构可见的存储区域，用于存储控制位；解码器，用于解码指令，所述指令的第一字段用于指定N位的源操作数，且第二字段用于指定N位的目标操作数；和执行单元，响应于所述解码器解码所述指令，基于控制位从所述源操作数选择第一数据元素，其中所述控制位用于当所述控制位非0时选择第一数据元素。附图说明通过附图中图的例子对本专利技术进行说明，而并不是限制本专利技术。图1a-1c示出根据本专利技术备选实施例的示例计算机系统。图2a-2b示出根据本专利技术备选实施例的处理器的寄存器堆。图3示出处理器执行来操作数据的过程的至少一个实施例的流程图。图4示出根据本专利技术备选实施例的紧缩数据类型。图5示出根据本专利技术至少一个实施例的寄存器内紧缩字节和寄存器内紧缩字数据表示。图6示出根据本专利技术至少一个实施例的寄存器内紧缩双字和寄存器内紧缩四字数据表示。图7是示出用于执行选择操作的过程实施例的流程图。图8是示出用于执行立即选择操作的过程实施例的流程图。图9a-9c示出用于执行立即选择操作的电路的各种实施例。图10是示出用于执行可变选择操作的过程实施例的流程图。图11a-11c示出用于执行可变选择操作的电路的各种实施例。图12是示出处理器指令的操作代码格式的各种实施例的框图。具体实施方式在此公开的方法、系统和电路的实施例包括用于响应控制信号而在数据的多位上执行选择操作的处理器指令。包括在选择操作中的数据可以是紧缩或非紧缩的数据。对于至少一个实施例，处理器被连接到存储器。存储器已经在其中存储有第一数据和第二数据。所述处理器基于控制信号，响应于接收到一个指令，在第一数据和第二数据中的数据元素上执行选择操作，并且将结果存储在第二数据中。本专利技术的这些和其它实施例可以依照以下示教而实现，并且明显的是，在以下示教中可以进行各种修改和变化，并没有背离本专利技术的较宽精神和范围。因此，说明书和附图应当被认为是说明性的，而不是限制意义，并且本专利技术仅依据权利要求书进行衡量。计算机系统图1a示出根据本专利技术一个实施例的示例计算机系统100。计算机系统100包括用于传递信息的互连101。互连101可以包括多点总线、一个或多个点到点互连或二者的任意组合，以及任意其它通信硬件和/或软件。图1a示出了用于处理信息的处理器109，其与互连101连接。处理器109代表任意类型体系结构的中央处理单元，包括CISC或RISC类型体系结构。计算机系统100还包括连接到互连101的用于存储信息和要被处理器109执行的指令的随机存取存储器(RAM)或其它动态存储设备(称作主存储器104)。在处理器109执行指令期间，主存储器104还可以用于存储临时变量或其它中间信息。计算机系统100还包括连接到互连101的用于为处理器109存储静态信息和指令的只读存储器(ROM)106和/或其它静态存储设备。数据存储设备107连接到互连101用于存储信息和指令。图1a还示出了处理器109包括执行单元130、寄存器堆150、高速缓存160、解码器165和内部互连170。当然，处理器109还包括对于理解本专利技术不需要的额外电路。解码器165用于解码由处理器109接收的指令，并且执行单元130用于执行由处理器109接收的指令。除了识别通常在通用处理器中执行的指令之外，如这里所描述的，解码器165和执行单元130还识别用于执行条件复制操作(BLEND)操作的指令。解码器165和执行单元130识别用于对紧缩或非紧缩数据执行BLEND操作的指令。执行单元130通过内部互连170连接到寄存器堆150。此外，内部互连170不需要必需是多点总线，在备选实施例中，可以是点到点互连和其它类型的通信路径。寄存器堆150表示处理器109的用于存储信息包括数据的存储区域。要理解的是，本专利技术的一个方面是所描述的用于对紧缩或非紧缩数据执行BLEND操作的指令实施例。根据本专利技术的该方面，用于存储数据的存储区域不是关键的。然而，寄存器堆150的实施例在后面参考图2a-2b进行描述。执行单元130连接到高速缓存160和解码器165。高速缓存160被用于高速缓存数据和/或例如来自主存储器104的控制信号。解码器165用于将处理器109所接收的指令解码为控制信号和/或微代码进入点。这些控制信号和/或微代码进入点可以从解码器165转发至执行单元130。执行单元130响应于这些控制信号和/或微代码进入点而执行适当的操作。可以使用任意数量的不同机制(例如，查找表、硬件实现、PLA等)来实现解码器165。由此，尽管在此可以用一系列如果/则(if/then)语句来表示由解码器165和执行单元130进行的各种指令执行，但是要理解的是，指令的执行不需要串行处理这些如果/则语句。而是，用于逻辑执行该如果/则处理的任何机制都被认为处于本专利技术的范围之内。图1a额外地示出了能够连接到计算机系统100的数据存储设备10本文档来自技高网...

【技术保护点】
一种用于执行选择操作的设备，包括：用于接收选择指令的装置，所述选择指令包括第一字段、第二字段以及至少第三字段，所述第一字段指示包括多个多位数据元素的第一多位操作数，所述第二字段指示包括多个多位数据元素的第二多位操作数，以及所述至少第三字段指示每数据元素至少一个控制位；以及用于根据与第一多位操作数的各数据元素对应的所述至少一个控制位选择所述第一多位操作数的一个或多个多位数据元素的装置，其中，所述第三字段是隐式寄存器，以及其中，所述用于根据所述至少一个控制位选择所述第一多位操作数的一个或多个数据元素的装置对所述第一多位操作数中的每个数据元素确定与该数据元素相对应的第三字段的控制位是否指示该数据元素应被存储在第二多位操作数的对应数据元素位置中，其中，第三操作数的最高有效位用作第一多位操作数的第一数据元素的控制位，以及对于第一操作数的每个后续数据元素，将第三字段向左移位，经移位的第三字段的最高有效位用作所述控制位。

【技术特征摘要】
2006.09.22 US 11/5260651.一种用于执行选择操作的设备，包括：用于接收选择指令的装置，所述选择指令包括第一字段、第二字段以及至少第三字段，所述第一字段指示包括多个多位数据元素的第一多位操作数，所述第二字段指示包括多个多位数据元素的第二多位操作数，以及所述至少第三字段指示每数据元素至少一个控制位；以及用于根据与第一多位操作数的各数据元素对应的所述至少一个控制位选择所述第一多位操作数的一个或多个多位数据元素的装置，其中，所述第三字段是隐式寄存器，以及其中，所述用于根据所述至少一个控制位选择所述第一多位操作数的一个或多个数据元素的装置对所述第一多位操作数中的每个数据元素确定与该数据元素相对应的第三字段的控制位是否指示该数据元素应被存储在第二多位操作数的对应数据元素位置中，其中，第三操作数的最高有效位用作第一多位操作数的第一数据元素的控制位，以及对于第一操作数的每个后续数据元素，将第三字段向左移位，经移位的第三字段的最高有效位用作所述控制位。2.如权利要求1所述的设备，还包括：用于将所述第一多位操作数的选中的一个或多个数据元素存储到所述第二多位操作数的对应的一个或多个数据元素中的装置。3.如权利要求1或2所述的设备，其中，第一格式的所述至少一个控制位是至少一个立即控制位。4.如权利要求3所述的设备，其中，所述用于根据所述至少一个控制位选择所述第一多位操作数的一个或多个数据元素的装置从所述第一多位操作数中选...

【专利技术属性】
技术研发人员：R佐哈，M阿布达拉，B萨巴宁，M塞科尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US